# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-132849

(43)Date of publication of application: 08.08.1983

(51)Int.Cl.

G06F 15/02 G06F 3/147

(21)Application number: 58-007158

(71)Applicant: SHARP CORP

(22)Date of filing:

17.01.1983

(72)Inventor: HASHIMOTO SHINTARO


KOTANI YASUHIRO FUJIKAWA YOSHIYUKI

## (54) ELECTRONIC DEVICE

# (57)Abstract:

PURPOSE: To discriminate contents of a message in the message receiving side only with power—on of the message receiving side when the message is reported, by displaying automatically stored characters, symbols, etc. at the power—on time.

CONSTITUTION: Characters, symbols, etc. inputted from a key unit part are subjected to operation processings in a CPU part and are stored in an RAM of a CPU in a form of the character code, and this code is transferred to a buffer memory of a display unit controlling part. A display controlling part sends the output of the buffer memory to a character generator part and gives display information to a display unit part to display characters, symbols, etc. on a display unit part. characters, symbols, etc. exceeding the number of display digits are stored in the buffer memory, and they are displayed while being shifted successively. Contents of the memory are protected as they are even if power is turned off, and characters, symbols, etc. stored in the



memory are automatically displayed successively at the power-on time, and thus, the message is inputted and presented.

べきデータの送信と可聴音データの送信とを共 に実行する送信実行手段とを具えたことを特徴 とする。

### [作用]

本発明によれば、送信すべきデータの送信と 可聴音のメッセージデータの送信とを共に実行 することによって、確実に送信すべきデータの 送信を行うことができる。

### [実施例]

以下、図面を参照して本発明を詳細に説明する。

第1図は本発明の一実施例の構成を示」

- () 同第5頁第20行および第7頁第1行の「本発明文字処理装置」を「本実施例の装置」に補正する。
- 5) 同第7頁第1行の「処理した」の次に「データ情報としての」を挿入する。
- 8) 同第14頁第14行~第19行を以下の通り補正する。

「以上説明したように、本発明によれば、送信

## 別紙

# 特許請求の範囲

1) データの送信を指示する信号を発生する指示信号発生手段と、

前記指示信号発生手段からの指示信号に基づいて、送り先側との回線が接続されたか否かを判定する利定手段と、

前記判定手段によって前記回線の接続状態を確認した後に、送信すべきデータの送信と可聴音データの送信とを共に実行する送信実行手段とを見えたことを特徴とするデータ通信装置。

- 2) 前記送信すべきデータは、文字情報を表わす 文字コードであることを特徴とする特許請求の範 囲第1項記載のデータ通信装置。
- 3) 前記可聴音データは、データの転送に係わる メッセージ情報であることを特徴とする特許請求 の範囲第1項または第2項記載のデータ通信装 図。

すべきデータの送信と可聴音のメッセージデータの送信とを共に実行することによって、確実に送信すべきデータの送信を行い得るように構成したデータ通信装置を提供することが可能となった。」

7) 同第15頁第1行~第7行を以下の通り補正す

「 第1図は本発明データ通信装置の一実施例 を示すブロック線図、

第2図は本発明データ通信装置の一例におけるキーボードの構成配置の例をそれぞれ示す線 図.

第3図は同じくそのランダムアクセスメモリ の記憶の態様の例を示す線図、

第4図は同じくその文字情報伝送の態様の例 を示すフローチャートである。」

以 上

(19) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭58-132849

⑤Int. Cl.³G 06 F 15/023/147

識別記号

庁内整理番号 7343—5B 7218—5B ❸公開 昭和58年(1983)8月8日

発明の数 1 審査請求 有

(全 48 頁)

# **9**電子機器

②特

願 昭58-7158

②出 願 昭54(1979) 4 月10日 ②特 願 昭54-44051の分割

⑦発 明 者 橋本伸太郎

大阪市阿倍野区長池町22番22号

シヤープ株式会社内

@発 明 者 小谷泰博

大阪市阿倍野区長池町22番22号 シヤープ株式会社内

⑩発 明 者 藤川嘉之

大阪市阿倍野区長池町22番22号

シヤープ株式会社内

⑪出 願 人 シャープ株式会社

大阪市阿倍野区長池町22番22号

四代 理 人 弁理士 福士愛彦

外2名

呀 概 1

1. 発明の名称

單子機器

- 2. 特許請求の範囲
  - i. 健康オン時に記憶している文字, 記号等を自動的に表示することを特徴とする電子機器。
- 3. 発明の詳細な説明

本発明は、文字配号等を複数記憶し、必要な時 表示する機能と計算機能を合せ持った電子装置に 関するものである。

従来より、文字記号等をキーより入力し記憶させるものとして電話番号や氏名を記憶できるもの等があるが、これらは表示部の表示桁数以上の文字記号を同時に表示することができない。

これに対し本発明は、表示部の表示桁数以上の 文字記号を区切ることなく記憶し、これを連続的 にシフトさせながら表示することができる。即ち、 記憶させる場合は散定モードにして所望の文字記 号をキーより入力するが、表示桁数以上入力する ことができるため文章として記憶させることがで き、またこれを表示させる場合、配像内容をランニング表示することにより表示析数以上の文字記号も区切ることなく連続的に表示することができる。

一方、計算機として使用する場合は桁の読み誤りを防止するためスタティック(静止)表示とさせる。本発明はこのような電子機器を提供するものである。すなわち本発明は下記に列挙する電子機器を提供することを目的としている。

- (1) 外部入力により文字記号等を記憶し必要に応 じ表示するものであって表示桁数以上の文字記号 等を記憶しこれを順次シフトさせながら表示する ことが可能な文字記憶電子機器。
- (2) 数値を表示する表示部において、演算数或いは被演算数と共に演算記号を表示することを特徴とする電子機器。
- (3) 文字記憶部内の文字記号の末尾と先頭の間に 特殊記号を挿入し繰返し文字記号等の表示をする 賦子概器。
- (4) 第1項に於て、記憶文字記号が一度に表示可

持開昭58-132849(2)

能であるか否かを検出し、スタティック表示とラ ンニング表示を自動的に選択することを特徴とす る電子機器。

- (6) 第1項の文字配憶、表示手段と計算手段とを 共に有するものであってキー入力部と表示部とを 夫々共用したことを特徴とする電子機器。
- (6) 第5項において計算途中或いは計算結果等の データの表示はスタティック表示としたことを特 後とする電子機器。
- (7) 文字記号等を記憶する手段を持ち、文字記号 等の記憶状態を表示することを特徴とする電子機 器。
- (8) 第2項に於て演算記号は被演算数の右側に、 又演算数の左側に表示することを特徴とする電子 機器。
- (8) 第7項に於て文字配号書込み状態であるか否 かの区別と、文字配号の記憶状態とを同一の表示 部で表示することを特徴とする電子機器。
- im 文字記号等を記憶、表示する手段と計算を行う手段とを有するものに於て、文字記号等の表示

報はデスプレイユニット制御部より供給される。 すなわち、デスプレイユニット制御部は、デスプレイユニットに供給する表示情報をキャラクターコードの形式で保持するベッファメモリを有しており、その出力はキャラクターに後、デスプレイユニットに供給されてデスプレイユニットに対する制御信号であり、この信号によりテスプレイユニット制御部内のキャラクターコードはセグメント情報に変換され常時表示されている。

したがって、今何らかの表示を行いたい場合には、デスプレイユニットの表示桁あるいは、セグメントに対応したデスプレイユニット制御部内のパッファメモリに所望のキャラクターコードあるいは、ピット情報を書き込むことにより、常にデスプレイユニットに情報が出力され表示される。デスプレイユニット制御部内のパッファメモリは、RAMの形で構成されており、その情報を逆に読み出すこともできる。デスプレイユニット制御部

状態で割込み計算が可能であることを特徴とする 電子機器。

- (II) 外部入力により文字記号等を記憶し必要に応じて表示するものであって、数字と文字を同時入力することが可能な文字記号等の記憶装置を有する電子機器。
- 02) 電源ON時に記憶されている文字記号等が自動的に表示することを特徴とする電子機器。

### (本発明実施例の構成)

本発明の全体構成は、第9図に示す通り、キーユニット部,デスプレイユニット部,デスプレイユニット部,デスプレイユニットに表示情報を与え制御する為のデスプレイユニット制御部,パッファ部,デスプレイユニット制御部より表示用コードを入力し、表示用パターン情報に変換するキャラクタージェネレーターの表示情報の供給その他、演算処理、表示情報の処理等を行うCPU部により構成される。

デスプレイユニットは表示媒体であり、表示情

への書き込み読み出しの制御を行う回路がCPUで構成されている。CPUから出力されるBM,BL信号は、デスプレイユニット制御部のパッファメモリの番地を指定するアドレス信号、DIO信号はデータバス信号、R/W信号はバッファメモリへの書込み信号である。キーユニットは、CPUよりの出力信号Son及びCPUへの入力信号Kinとの組み合わせで制御される。

持開紹58-132849 (3)

常時キャラクタジェネレータを介してセグメント 情報に変換されデスプレイユニットに与えられて いる。

第25図にCPUの回路ブロック構成図を示す。 図における各部の記号及びその内容は次の通りで ある。なお①、②、…… の数字はブログラム装置 から指定される制御命令を表している。また下記 の説明においてフリップフロップをF/Fと略記 する。

RAM (ランダムアクセスメモリ):入出力は 4 ピット単位に行われ、デイジットアドレ スとファイルアドレスを指定することに よって所望デイジット内容を入出力でき るメモリである。

BL : メモリRAMのデイジットアドレスカウンタである。

DC: メモリRAMのデイジットアドレスデコーダである。

BM : メモリRAMのファイルアドレスカウン

する。

G 4 : メモリファイルアドレス B M の入力ゲートである。 ① の時は加算器 A D 2 の出力を、 ⑥はオペランド I A を、 ⑧は T キュムレータ A C C の内容を出力する。

Gs: メモリRAMのファイル選択ゲートである。

DC3: オペランドIAのデコーダである。オペ ランドIAを解銃し、メモリの所望ビッ ト指定信号をゲートG6に入力させる。

G 6 : メモリR A M の入力ゲートである。 ②の時はオペランドデコーダ D C 3 で指定されたメモリの所望ピットに 2 進数 1 を入力させ、③の時は D C 3 で指定されたメモリの所選ピットに 2 進数 0 を入力させる回路を内蔵し、又、④でアキュムレータA C C の内容を出力する。

ROM: リードオンリーメモリである。

PL : リードオンリーメモリROMの所望ステ ップを指定するプログラムカウンタであ タである。

DC2: メモリRAMのファイルアドレスデコー ダである。

\*AD1: 制御命令®が与えられた時は滅算器として、®が与えられぬ時は加算器として動作する加滅算器である。

AD2: 加算器である。

G 1 : 加減算器 A D 1 の一方の入力に数値 1 攻 いはオペランド I A のいずれかを与える ためのゲートである。 B の時は 1 を B の 時は I A を出力する。

G 2 : メモリディジットアドレスカウンタ B L の入力ゲートである。 Φ の時は加速算器 A D 1 の出力を、 Φ の時はオペランド I A を 、 Φ の時はオペランド I B を それぞれ 出力する。

G 3 : 加算器 A D 2 の一方の入力に数値 1 、 成 いはオペランド I A のいずれかを与える ためのゲートである。 ⑤ の時は数値 J を 、 ⑥ の時はオペランド I A をそれぞれ出力

る。

G 7 : リードオンリーメモリ R O M の出力ゲートである。ジャッジ F/F J がセットされた時は、R O M の出力のインストラクションデューダ D C 5 への伝達が遮断される。

DC 6: インストラクションデコーダである。
ROMからのインストラクションコードを解説するもので、ROMのインストラクションコードがからなった。
が分IOとオペランド部分IA、JBに分けられ、オペレーションドに対応して制御命令①~⑪のいずれかを発生させる。
ス・ランドIAによることを判断していませる回路を内蔵する。

持開昭58-132849 (4)

ADs: プログラムカウンタPLの内容に数値 1 を加え、カウントアップさせるための加 算器である。

G 8 : プログラムカウンタ P 2 の入力が一トである。 80 の時はオペランド I A を出力し、 動の時はプログラムスタックレジスタ SP の内容を伝達する。 80 動の処理時及びゲート G 39 用の 80 の処理時は、加算器 A D 3 の出力は伝達されない。 80 の以外は A D 3 出力を伝達し、自動的にプログラ ムカウンタ P L の内容に I を加える。

FC : フラッグF/Fである。

. .

G 9 : フラッグF/F F C の入力ゲートである。
①の時は2進数1を、③の時は2進数0
をそれぞれF C に入力させる。

G 10 : キー信号発生ゲートである。フラッグ F/F F C が y セット状態( 0 ) の時はメ モリディジットア F レスデコーダの所選 出力をそのまま出力させ、フラッグF/F F C がセット状態( 1 ) の時は D C 1 出

を内蔵する。即の時はCに1を、②の時はCに0を入力する。

G 13 : キャリィを含めた 2 進加算を加算器 AD 4 で行わせるためのキャリィ C 入力ゲートである。 窗の時に キャリィ F / F C の出力を加算器 A D 4 に 伝達する。

G 14 : 加算器 A D 4 の入力ゲートである。 〇の時はメモリ R A M の出力を、〇の時はオペランド I A を伝達する。

F: 4 ビットで構成される出力パッファレジスタである。

G 15 : 出力パッファレジスタドの入力ゲートである。 即の時にアキュムレータACCの 内容を伝達し、ドに入力する。

SD: 出力デコーダである。出力パッファレジスタFの内容を解説し、表示体セグメント信号SS1~SSnに変換する。

W . : 出力パッファレジスタである。

SHC: 出力パッファレジスタwの全ピット内容 を一斉に1ピット右シフトするための出 力のいかんにかかわらず I<sub>1</sub>~I<sub>n</sub> の出力 を一斉にしにする回路を内蔵する。

ACC: 4ビットで構成されるアキュムレータである。

X : 4 ビットで構成されるテンポラリーレジスタである。

G11 : テンポラリレジスタ X の入力ゲートである。
るの時はアキュムレータ A C C の内容を伝達し、
S X の内容を伝達する。

AD4: 加算器である。アキュムレータACCの 内容と他のデータを 2 進加算するために 用いられる。 2 進加算の瞭第 4 ピットの 加算でキャリィが出れば C 4 出力を 1 に する。

C : キャリィF/Fである。

G12 : キャリィF/F入力ゲートである。①の 時にもし第 4 ピットキャリィC 4 が 1 で あればキャリィF/F C に 1 を入力し、 C 4 が 0 であれば C に 0 を入力する 回路

カバッファレジスタWのシフト回路である。 ②又は③が発生した時に動作する。

G16 : 出力バッファレジスタ Wの入力ゲートである。 ②の時には W の第 1 ピットに 1 を入力し、 ③の時には W の第 1 ピットに 0 を入力させる。 W の第 1 ピットに 1 又は 0 を入力する 直前で 出力バッファレジスタシフト 回路 S H C が動作しシフトした後に入力される機に 構成されている。

NP : 出力コントロールフラッグF/Fである。

G<sub>17</sub> : 出力コントロールフラッグF/F NPの人力ゲートである。
の時は1を入力しめの時は0を入力する。

G 18 : パッファレジスタwの出力コントロール ゲートである。フラッグF/F NPがセット(I)になっている時のみ、wの各ビットの出力を一斉に出力させる。

J : ジャッジF/Fである。 IV1: インパータ回路である。

IV2: (周上)

-384-

# 排開昭58-132849(5)

IV3: インバータ回路である。

1 7 4: (同上)

į.

 $G_{19}$  : ジャッジ F / F J の入力ゲートである。 物の時に入力 K N  $_1$  の状態を J に伝達する。ただしインバータ  $_1$  V  $_1$  を介しているので K N  $_1$  =  $_0$  の時に  $_1$  =  $_1$  となる。

G 21 : ジャッジ F / F J の入力ゲートである。 ③の時に入力 K F 1 の状態を J に 伝達する。ただしインバータ I V 3 を介しているので K F 1=0 の時に J = 1 となる。

G 22 : ジャッジF/F J の入力ゲートである。 動の時に入力 K F 2 の状態を J に 伝達する。ただしインバータ I V 4 を介しているので K F 2=0 の時に J = 1 となる。

G<sub>23</sub> : ジャッジF/F J の入力ゲートである。 @の時に入力AKの状態をJに伝達する。

G 27 : ジャッジF/F J の入力ゲートである。図の時キャリィF/F C の内容が1の時 Jに1を入力する。

DC 6: オベランド I A の解読器である。オペランド I A を解読し、メモリ R A M の所望 ピットの内容が I かどうかの判断を行う。

G 28 : メモリ R A M のオペランド解読器 D C 6 で指定されたビット内容をジャッジF/F Jに伝達するゲートである。 ®の時に動作する。 R A M の指定ビットが 1 の時 J = 1 となる。

V 2 : 比較回路である。 アキュムレータ A C C の内容とオペランド I A の内容が等しいかどうかを判断し、等しい時出力 I を発生する。 砂の時に動作する。

V 3 : 比較回路である。メモリデイジットアド レスカウンタBLの内容とオペランドIA の内容が等しいかどうかを判断し、等し い時出力 1 を発生する。 ®の時動作する。

Vi : 比較回路である。アキュムレータACC

AK=1の時、J=1となる。

G25 : ジャッジF/F J のセット用ゲートであ る。@の時に l を J に入力する。

V 1 : 比較回路である。メモリデイジットアド レスカウンタ B L の内容とあらかじめ定 められたデーターとを比較し、一致して いれば出力 I を発生する。 @又は B が発 生された時に回路が動作する。 比較すべ きデーターはゲート G 26 より出力される。

G 26 : 比較回路 V 1 への比較値入力ゲートである。比較値 n 1 はメモリ R A M の制御上の利用の高い側の特定アドレス値に対応し、 n 2 はメモリ R A M の制御上利用の低い側の特定アドレス値に対応する。 ② の時は n 1 を比較値にするために出力させる。

の内容とメモリ R A M の内容が等しいか どうかを判断し、等しい時、出力 1 を発 生する。

G 29 : 加算第 4 ピットキャリィ C 4 のジャッジ F/F J への伝達ゲートである。 のの時 C 4 を F/F J に伝達する。 C 4=1の時、 J=1となる。

 $F_A$ :  $79 \times 000 F/F$   $000 \times 000 F/F$ 

G<sub>31</sub> : フラッグ F/F F<sub>A</sub>の入力ゲートである。 ②の時1を出力⑤の時0を出力する。

G 32 : ジャッジ F/F J の入力ゲートである。 フラッグ F/F F A が 1 の時、 F/F J を セット (1) する。

Fв : フラッグF∕Fである。

G<sub>33</sub> : フラッグF/F F<sub>B</sub>の入力ゲートである。 ⑤の時 L を出力し、⑤の時 O を出力する。

G 34 : ジャッジ F/F J の入力ゲートである。 フラッグ F/F F B の内容を F/F J に伝達する。 90 の時動作する。 したがって F B=1 の時、 J=1 となる。

# 持開昭58-132849(6)

- G<sub>35</sub> : ジャッジF/F J の入力ゲートである。 入力βの内容を伝達するもので®によっ て動作する。β= I の時 J= I となる。
- G 36 : アキュムレータACCの入力ゲートである。 ②の時は加算器AD4の出力を伝達し、 ②の時はインパータIV 5 にてアキュムレータの内容を反転し伝達する。 ②の時はメモリRAMの内容を伝達し、 ③の時はオペランドIAの内容を伝達する。 ③の時は入力 k 1~k 4 の 4 ビットの内容を伝達する。 ④の時はスタックレジスタSAの内容を伝達する。
- IV 5: インパータ回路である。
- SA : スタックレジスタである。出力がシステム外に導出されている。
- SX : スタックレジスタである。出力がシステ ム外に導出されている。
- G 37 : スタックレジスタ S A の入力ゲートである。❷の時、アキュムレータ A C C の内容を伝達する。

### Feriの時、J=1となる。

- G 44 : ジャッジF/F J の入力ゲートである。 入力βの内容を伝達し砂によって動作す る。α=1の時、J=1となる。
- G 45 : アキュムレータACCの内容を D 1 / 0 端 子に伝達するゲートである。 母によって 動作する。
- G 46 : オベランド [A, IB を表示制御、キー入 力制御用フラッグ N 1, N 2 に導入するゲ ートである。 **99**によって動作する。
- G 47 : メモリ R A M 内の所定の数ピットの内容 を伝達するゲートである。キー人力制御 用フラッグ N 2 の状態により動作する。
- EO : メモリファイルアドレスカウンタ B Mの 内容とオペランド I A との Ex-OR をと る倫理回路である。
- SB : メモリデイジットアドレスカウンタBし の内容より 1 滅ずる団路である。 切によ

- Gss : スタックレジスタSXの入力ゲートである。⊗の時、テンポラリレジスタXの内容を伝達する。
- SP : プログラムスタックレジスタである。
- G 39 : プログラムスタックレジスタSPの入力 ゲートである。 のの時、プログラムカウ ンタPLの内容に加算器AD3にて 1 を 加えたものをプログラムスタックレジス タに導入する。
- Fp : フラッグF/Fである。
- FE : フラッグF/Fである。
- G 40 : ジャッジF/F J の入力ゲートである。 フラッグF/F F D の内容 F/F J に 伝達 する。 図の時、動作する。 したがって F D = 1 の時、 J = 1 となる。
- G<sub>41</sub> : フラッグF/FFDの入力ゲートである。 ② の時1を出力、50の時0を出力する。
- G 42 : ジャッジF/F J の入力ゲートである。 フラッグF/F F B の内容を F/F J に伝 達する。®の時、動作する。したがって

## り動作する。

- XB: 一時記憶用メモリデイジットアドレスカウンタである。 句により G2 出力は XB に記憶し、また XB の内容を DC1 へ出力する。
- Y : 一時記憶用メモリデイジットアドレスカウンタである。のによりG2出力はYに記憶し、またYの内容をDC1へ出力する。
- S: 一時記憶用メモリデイジットアドレスカ ウンタである。 砂により G2 出力は Sに 記憶し、また Sの内容を D C1 へ出力す る。
- RW: 外部メモリに対する書込み競出し信号を 発生するための信号発生回路である。 ゆ のによって動作する。
- PSC: 電源制御回路である。 80の発生によりシ ステム電源Vppを出力(ON)する。
- ZI: メモリファイルアドレスをCに選択する 図路である。❸によって動作する。

# 持開昭58-132849(7)

次に、本発明実施例の説明に用いているインストラクションの記号とそのインストラクションにより指定される制御命令を衰しに示す。なおインストラクションコード欄にインストラクションのワード構成を略配する。

K	インストラクション コード	インストラクション 記 号	制御命令
1	Ιο	SKIP	@
2	10	A D	<b>44</b>
8	1 o	ADC	<b>\$\$\$</b>
4	I o	ADCSK	<b>\$\$\$\$</b>
5	lo, IA	ADI	<b>888</b>
6	IO , IA	DC	<b>880</b>
7	10	ș C	<b>9</b>
8	Ιο	RC	<b>Ø</b>
9	Io , IA	S M	<b>(2)</b>
10	lo, la	RM	(3)
31	1 0	COMA	<b>Ø</b>
12	I O , I A	LDI	0

表1 その1

Æ	インストラクション コード	インストラクション 記号	制御命令
13	Io, IA	L	<b>3</b> 8
14	Io , IA	LI	<b>\$6000</b>
15	Io , IA	LD	<b>\$6000000</b>
16	Io, IA	х	<b>800</b>
17	IO, IA	ХI	<b>@00\$\$</b>
18	Io, la	ХD	<b>©038399</b>
19	Io, IA	LBLI	0
20	Io, IA, IB	LB	<b>®</b> ®
21	10 , 1A	ABLI	<b>® ® ®</b>
22	Io, IA	ABMI	<b>®</b> ①
23	Io, IA	Т	<b>Ø</b>
24	I o	SKC	<b>®</b>
25	Io , IA	SKM	<b>6</b>
26	IO, IA'	SKBI	₩
27	Io', IA	SKAI	0
28	I o	SKAM	0
29	Ιο	SKN <sub>1</sub>	<b>S</b>

表 1 その 2

		4. = 1 3 5 1. 1.	
16.	インストラクション コード	インストラクション 配 号	制御命令
30	1 0	SKN <sub>2</sub>	89
81	l o	SKF <sub>1</sub>	-
82	1 0	SKF <sub>2</sub>	<b>3</b>
33	l o	SKAK	•
34	· Io	SKTAB	•
35	Ιο	SKFA	<b>9</b>
36	I o	SKFB	8
37	I o	SKFD	69
88	I o	SKFE	<b>6</b>
39	I o	WIS	<b>⊗</b>
40	0 1	WIR.	30
41	10	NPS	<b>9</b>
42	10	NPR	8
43	10	ATF	<b>9</b>
44	I o	LXA	<b>49</b>
45	I o	XAX	<b>99</b>
46	0 1	SFA	€

表し その8

46.	インストラクション コード	インストラクション 記 号	制御命令
47	10	R-F A	6)
48	10	SFB	⊗.
49	Ιο	RFB	<b>⊗</b>
50	I o	ŚFC	8
51	Ιο	RFC	(8)
52	10	SFD	•
58	0 1	RFD	8
54	Ιο	SFE	€
55	1 0	RFE	89
56	I o	SKA	€
57	0 1	SKB	<b>(B</b> )
58	Ιο	KTA	<b>9</b>
59	Ιο	STPO	<b>⊗</b>
60	10	EXPO	<b>88</b>
61	Io, IA	TML	69
62	I o	RIT	€0
63	10, IA, IB	LNI	9

表 1 その 4

16	インストラクションコード	インストラクション 記 号	制御命令
64	l o	READ	<b>ወ</b> ଡ
65	1 0	STOR	ପ୍ରପ୍ର
66	lo , la	ΕX	<b>⊗</b> ⊕
67	10	DECB	<b>@</b> @@
68	10	BMTA	<b>⊕</b>
69	0 1	ATBM	<b>®</b>
70	1 0	BTA	Ø
71	Ιο	ATB	<b>®</b>
72	1 0	мтв	<b>®</b>
78	Ιο	SAG	<b>9</b>
74	Ιo	SAX	<b>❸</b> .
75	Ιο	SAY	Ø <b>9</b>
76	I o	SAP	80
77	lo, la	LDY	
			<b>880000</b>

安1 その 5

OFF

L.D.A

68 69

78

79

Ιo

Al, ol·

キャリィF/F C の内容を 2 進加算し、加算結果をアキュムレータ A C C に戻すと共に、この加算結果で第 4 ピットキャリィ C 4 が発生すれば次のプログラムステップをスキップする。

A D I: アキュムレータA C C の内容とオペランド I A を 2 進加算し、加算結果をアキュムレータA C C に戻すと共に、この加算結果で第 4 ピットキャリィC 4 が発生すれば、次のプログラムステップをスキップする。

D C: オペランド I A を 10 10 ( 1 0 進数 1 0 )
に定め、A D I 命令と同様に、アキュムレータ
A C C の内容と、このオペランド I A を 2 進加
算することによって実質的にアキュムレータ
A C C の内容に 1 0 進数 1 0 を加算し、その結
果をアキュムレータA C C に戻す。

S C : キャリィF/F C をセットする( Cに 1 を 人力する )。

R C : キャリィF/F C をリセットする(Cに 0 を入力する)。

SM:オペランドJAの内容を解読し、オペラン

45	インストラクション コード	インストラクション 記 号	制御命令
80	I o	ROT	<b>&amp;</b>
81	I o	INCB	000
82	Io, IA	EXCI	<b>\$080000</b>
83	Io, IA	EXCD	<b>\$0809</b>

表 1 その 6

表!に挙げたインストラクションの命令内容は 次の通りである。

SKIP: 次のプログラムステップの命令を実行 せず、プログラムカウンタPLのみアップさせ 実質的にスキップする。

A D: アキュムレータA C C の内容とメモリ RAM の内容を 2 遊加算し、加算結果をアキュムレー タA C C に戻す。

ADC:アキュムレータACC、メモリRAM、 キャリィF/F C の内容を 2 進加 算し、加算結 果をアキュムレータACCに戻す。

ADCSK: アキュムレータACC、メモリRAM、

ドで指定されたメモリの所望ビットをセットする(1を入力する)。

RM: オペランドIAの内容を解読し、オペランドで指定されたメモリの所望ピットをリセットする(0を入力する)。

COMA : アキュムレータACCの各ピットの内容を反転し、15の補数をとりアキュムレータACCに戻す。

LDI:アキュムレータACCにオペランドIA を導入する。

L:メモリRAMの内容をアキュムレータACC に導入すると共に、オペランドIAをメモリファイルアドレスカウンタBwに入力する。

LI:メモリRAMの内容をアキュムレータACC に導入すると共に、オペランドIAをメモリファイルアドレスカウンタBMに入力する。さらにメモリデイジットアドレスカウンタBLをアップさせる。ただしBLの内容があらかじめ定めた値n1に等しい時は次のプログラムステップをスキップする。

# **将爾昭\$8~132849 (9)**

- LD:メモリRAMの内容をアキュムレータACC に導入すると共に、オペランドIAをメモリファイルアドレスカウンタBMに入力する。さらにメモリデイジットアドレスカウンタBLをダウンさせる。ただしBLの内容があらかじめ定めた値n2に等しい時は次のプログラムステップをスキップする。
- X: メモリRAMの内容とアキュムレータACC の内容を交換すると共に、オペランドIAをメ モリファイルアドレスカウンタBMに入力する。
- X 1: メモリR A M の内容とアキュムレータACC の内容を交換すると共に、オペランド I A をメモリファイルアドレスカウンタB M に入力する。さらにメモリデイジットアドレスカウンタB L をアップさせる。ただしB L の 内容があらかじめ定めた値 n 1 に等しい時は次のプログラムステップをスキップする。
- X D: メモリRAMの内容とアキュムレータACC の内容を交換すると共に、オペランドIAをメ モリファイルアドレスカウンタBMに入力する。
- S K C : キャリィF/F C が1ならば次のプログ ラムステップをスキップする。
- S K M : オペランド I A の内容を解説し、オペラ ンドで指定されたメモリの所望ビットが I であ れば、次のプログラムステップをスキップする。
- SKB1 : メモリデイジットアドレスカウンタB<sub>1</sub> の内容と、オペランドIAを比較し、等しい時 には次のプログラムステップをスキップする。
- SKAI: アキュムレータACCの内容と、オペ ランド1A を比較し、等しい時には次のプログ ラムスチップをスキップする。
- S K A M : アキュムレータ A C C の内容と、メモリ R A M の内容を比較し、等しい時には次のブログラムステップをスキップする。
- S K N <sub>1</sub> : K N <sub>1</sub> 入力が 0 の 時、 次の プロ グラム ステップをスキップする。
- S K N 2 : K N 2 人力が 0 の時、次のブログラム ステップをスキップする。
- S K F 1 : K F 1 入力が 0 の時、次のプログラム ステップをスキップする。

- さらにメモリデイジットアドレスカウンタ B L を ダウンさせる。ただしB L の内容があらかじめ定めた値 n 2 に等しい時は次のプログラムステップをスキップする。
- LBLI : オペランド I A をメモリデイジットア ドレスカウンタ B L に入力する。
- LB:オペランドIAをメモリファイルアドレス カウンタBMに入力すると共に、オペランドIB をメモリディジットアドレスカウンタBLに入 力する。
- ABLI: メモリデイジットアドレスカウンタBL の内容とオペランドIAを2進加算し、加算結 果をBLに戻す。ただしBLの内容があらかじ め定めた値nIに等しい時は、次のプログラム ステップをスキップする。
- ABMI: メモリファイルアドレスカウンタ B M の内容とオペランド I A を 2 進加算し、加算結 果を B M に戻す。
- T:オペランドIAをプログラムステップカウン タPLに入力する。
- SKF<sub>2</sub> : KF<sub>2</sub> 入力が 0 の時、次のプログラム ステップをスキップする。
- SKAK: AK入力が I の時、次のプログラムス テップをスキップする。
- SKTAB : TAB入力が1の時、次のプログラ ムステップをスキップする。
- SKFA : フラッグF/FFAが1の時、次のプログラムステップをスキップする。
- SKFB : フラッグF/FFBが1の時、次のブロ グラムステップをスキップする。
- SKFD: フラッグF/FFDがりの時、次のプログラムステップをスキップする。
- SKFE : フラッグF/FFEが 1 の時、次のプログラムステップをスキップする。
- W I S: パッファレジスタ W の内容を l ビット右 シフトすると共に、第 l ビット( 最上位ビット) に l を入力する。
- WIR: パッファレジスタ W の内容を I ビット右 シフトすると共に、第 I ビット( 較上位ビット) に 0 を入力する。

### 持開昭58-132849 (10)

- NPS:バッファレジスタWの出力コントロール F/F Npをセットする(1を入力する)。
- NPR:パッファレジスタ೪の出力コントロール F/F NPをリセットする(0を入力する)。
- A T F : アキュムレータ A C C の内容をパッファ レジスタFに 転送する。
- L X A:アキュムレータA C C の内容をテンポラ リーレジスタ X に 転送する。
- X A X: アキュムレータ A C C の内容とテンポラリーレジスタ X の内容を交換する。
- S F A : フラッグ F/F F A をセットする ( 1を入 力する )。
- R F A: フラック F/F F A を リセットする ( 0 を 入力する )。
- SFB: 7ラッグF/FFBをセットする(1を入力する)。
- R F B : フラッグ F / F F B を リセットする ( 0 を 入力する )。
- S F C : 入力テスト用フラッグ F/F F c を セット する ( 1 を入力する )。
- クレジスタSAの内容を交換し、テンポラリーレジスタXの内容とスタックレジスタSXの内容を交換する。
- TML: プログラムカウンタ P L の内容に 1 を加えたものをプログラムスタックレジスタ S P に 転送する。さらにオペランド I A をプログラムカウンタに導入する。
- R I T : プログラムスタックレジスタS P の内容 をプログラムカウンタ P L に転送する。
- L N I : 表示制御、キー入力制御用フラッグ N <sub>1</sub> N <sub>2</sub> にオペランド I <sub>A ,</sub> I <sub>B</sub> を導入する。
- READ : 外部より D:/oに入力されるデータを アキュムレータACCに導入する。
- STOR : アキュムレータACCの内容を $D_1/0$  に出力する。
- EX:メモリRAMの内容とアキュムレータACC の内容を交換すると共にオペランドIAとメモ リファイルアドレスカウンタBMの内容との Ex-ORをBMに入れる。
- DECB : メモリデイジットアドレスカウンタBL

- R F C : 入力テスト用フラッグ F/F F c を J セットする ( 0 を入力する )。
- SFD:入力テスト用フラッグF/FFDをセットする(1を入力する)。
- R F D : 入力テスト用フラッグ F/F F D をリセットする ( 0 を入力する ) 。
- SFE:入力テスト用フラッグF/FFEをセット する(1を入力する)。
- R F E : 入力テスト用フラッグ F/F F gをりセットする ( 0 を入力する ) 。
- S K A : 入力 α が 1 の時、次の プログラムステップをスキップする。
- S K B : 入力 B が 1 の時、次のプログラムステップをスキップする。
- KTA:入力 k 1~k 6 の内容をアキュムレータ ACCに導入する。
- STPO: アキュムレータACCの内容をスタックレジスタSAに、テンポラリーレジスタSA 内容をスタックレジスタSXに転送する。
- EXPO : アキュムレータACCの内容とスタッ
- の内容をカウントダウンする。ただしB<sub>L</sub>の内容があらかじめ定められた値 n<sub>2</sub> に等しい時は 次の命令をスキップする。
- BMTA : メモリファイルアドレスカウンタB<sub>N</sub> の内容をアキュムレータACCに導入する。
- ATBM : アキュムレータACCの内容をメモリファイルアドレスカウンタByに導入する。
- B T A: メモリデイジットアドレスカウンタB<sub>L</sub>, X<sub>B</sub>,Y,S のうち指定されたカウンタの内容を アキュムレータACCに導入する。
- A T B: アキュムレータA C C の内容をメモリディジットアドレスカウンタ B<sub>L</sub>, X<sub>B</sub>, Y, S のうち指定されたカウンタに導入する。
- M T B: メモリ R A M の内容をメモリデイジット アドレスカウンタ B L , X B , Y , S のうち 指定 されたカウンタに導入する。
- S A G : 次のステップで指定するメモリのファイ ルアドレスを 0000とする。
- S A X : 次のステップで指定するメモリのディジットアドレスは X B の内容とする。

SAY: 次のステップで指定するメモリのデイジ ットアドレスはYの内容とし、ファイルアドレ スを0000とする。

SAP: 次のステップで指定するメモリのディジットアドレスはSの内容とする。

- LDY:メモリRAMの内容をアキュムレータACCに導入、メモリファイルアドレスカウンタBMとオペランドIAとのEx-ORをBMに入れBL,X,Y,Sのうち指定されたカウンタを一つカウントアップする。ただし指定されたカウンタの内容があらかじめ定めた値nlに等しい時は次のプログラムステップをスキップする。また次のステップで指定するメモリのデイジットアドレスはYの内容とする。
- OFF:システム電源VDDをOFFする。出力バッファ内蔵RAM電源コントロール部等には電源の供給を続ける。
- LDA:メモリの内容をアキュムレータに導入すると共にオペランドIAとメモリファイルアドレスカウンタBmの内容とのEx-ORをBmに

入れる。

- ROT: アキュムンータの内容を CF/Fと連結して右シフトする。
- INCB: メモリディジットアドレスカウンタBL の内容をカウントアップする。ただしBLの内容があらかじめ定められた値nlに等しい時は次の命令をスキップする。
- EXCI: アキュムレータの内容とメモリの内容を交換すると共にメモリファイルアドレスカウンタBMとオペランドIAとのEx-ORをBMに入れデイジットアドレスカウンタBLをカウントアップする。ただしBL=n1の時次の命令をスキップする。
- EXCD: アキュムレータの内容とメモリの内容を交換すると共にメモリファイルアドレスカウンタBMとオペランドIAとのEx-ORをBMに入れデイジットアドレスカウンタBLをカウントダウンする。ただしBL=n2の時次の命令をスキップする。

次に、本発明のマイクロプロセッサによる基本 的な情報処理の手質を説明する。

1) 同じ数値 N をメモリの所望領域に導入する手 段として下記のType 1~Type 8 のいずれか を用いることができる。

(Type 1)





表 2 において、

P 1 は、メモリの処理すべき第1番目のデイジットを、ファイルアドレスm A とデイジットアドレス n E で指定する。(第26図参照)

P2は、ACCに数値Nを導入する。

P3は、メモリとACCの内容を交換することに よって数値Nをメモリの指定された領域に導入す る。メモリのファイルアドレスは変わらないのでm A を指定し、デイジットアドレスは次の導入すべきデイジットを決めるためにダウンされる。導入すべき最終デイジット n A の値をあらかじめn2として決めておくことによって、数値Nを所望全領域に導入し終えた状態でBl=n2となるため、次のP4をスキップしてType I の処理を終える。P4は、プログラムアドレスをP2に指定して、BL=Vになるまで、LDIとXDの処理を繰りかえす。

( Type 2 )



妻 8 において、

P 1 は、メモリの処理すべきデイジットを、ファイルアドレスm B と、デイジットアドレスn c で

持開昭58-132849 (12)

指定する。

P2は、ACCに数値Nを導入する。

P3は、メモリとACCの内容を交換することによって、数値Nをメモリの指定された領域に導入する。こうしてType 2の処理を終える。 X D のオペランド部分は続く処理に必要なもので、本処理には関係ない。

( Type 8 )

· · · · · · · · · · · · · · · · · · ·	7		_
· LB	mс	סת	
LDI	1	7	
ХD	m	c	表 4
SKBI	л	A	·
Т	Р	2	
	Ţ		•
	L D I	LDI I	LDI N XD mc

表4において、

P 1 は、メモリの処理すべき第 1 番目のデイジットをファイルアドレスmc と、デイジットアドレスnn で指定する。

できる。

(Type I)

Pı	LB	m A n B	1
P 2	LDI	Nı	
Рз	ХI	m A	1
P 4	LDI	N <sub>2</sub>	
P 5	ХI	m A	安
P 6	LDI	Nз	]
P 7	ХI	πА	
Ps	FDI	N 4	
P 9	1 X	m A	

表 5 は 4 桁の数値 N 4 N 2 N 1 をメモリに導入する例であるが任意桁の導入も同じ考え方である。 P 1 は、メモリの処理すべき第 1 番目のデイジットを、ファイルアドレスm A とデイジットアドレスn 2 で指定する。(第 2 7 図参照)


P2は、ACCに第1の定数N1を導入する。

Pgは、ACCに数値Nを導入する。

2)あらかじめ定められた複数の異なる数値をメ モリの所選領域に導入する手段として下記の Type1~Týpe2のいずれかを用いることが

P3は、メモリとACCの内容を交換することによって数値N1をメモリの指定された領域に導入する。メモリのファイルアドレスは変わらない導力でmAを指定し、デイジットアドレスは次のの入すべきデイジットを決めるためにアップする。P4は、ACCに第2の定数N2を導入する。P5は、P3の処理でメモリは第2番目のデイジットに構定されているため、メモリとACCの内容交換によって、第2の定数N2がメモリの第2番目のデイジットに導入される。P6以下は上記と同様である。

(Type 2) 0~15 のうちの任意の数値をあらか じめ定めたレジスタに導入する。



設6において、

特開紹58-132849 (13)

P」は、ACCに数値Nを導入する。 P2は、ACCに入っている数値Nをテンポラリ ーレジスタXに導入する。

3) メモリの所望領域の内容をメモリの他の所望 領域に転送する手段として下記のType 1 ~ Type 3 のいずれかを用いることができる。




表1において、

P 1 は、処理すべき第 1 のメモリのファイルアドレスをm A で指定し、処理すべき第 1 のデイジットアドレスを n E で指定する。(第 2 8 図参照)
P 2 は、第 1 のメモリの所望デイジットの内容を




表 8 において、

P 1 は、処理すべきメモリの領域をファイルアド レスm A とデイジットアドレス n c で指定する。 ( 第 2 9 図 参照 )

P2は、P」で指定したメモリ領域の内容をACCに導入すると共に、P4での転送処理に備えて転送先のメモリのファイルアドレスをmcで指定する。

P3は、転送先のメモリのデイジットアドレスを 指定する。 P2 と P3 の処理で転送先のメモリの 領域を決定する。

P4は、ACCの内容をP2,P3で指定されたメ

ACCに導入すると共に、P3での転送処理に頒えて、転送先の第2のメモリのファイルアドレスをm3で指定する。

Pgは、ACCに導入した第1のメモリの内容を P2で指定した第2のメモリの同一ディジットの 内容と交換して、実質的に第1メモリの内容を第 2メモリに転送する。同時にくり返してこの処理 をするためにもとの第1のメモリのファイルアド レスをmA で指定しておく。 転送すべき 最終デイ ジット η Α の値をあらかじめ η 1 として決めてお くことによって、第1のメモリ内容を全て第2の メモリに転送し終えた状態でBi=niとなるため、 次のP。をスキップしてTypelの処理を終える。 BL=Vになるまではデイジットアドレスを順次ア ップしてP4を介してP2に戻るファイルアドレ スをmAにしておき、第1メモリを指定する。 P 4 は、プログラムアドレスをP 2 に指定して、 Bı=nı になるまでP2 とP3 の命令をくり返し、 1 ディジット毎、転送処理を進めてゆく。

モリの領域と交換し、実質的に転送する。 X のオ ペランドは本処理には直接関係しない。




表9において、

P<sub>1</sub> は、処理すべきメモリの領域をファイルアド レスm<sub>A</sub> とデイジットアドレスnc で指定する。 (第30図参照)


 $P_2$  は、 $P_1$  で指定したメモリ領域の内容をACCに導入する。

P3は、ACCに導入されたメモリの内容をレジスタXに導入し、所望のType 3の転送処理を実行する。

4) メモリの所望領域の内容とメモリの他の所望

持開昭58-132849 (14)

領域の内容とを交換する手段として下記の Type I~Type 4のいずれかを用いることが できる。




投10において、

\$

P 1 は、処理すべき第1のメモリのファイルアドレスをm A で指定し、処理すべき第1のデイジットアドレスを n E で指定する。(第31図参照)P 2 は、第1のメモリの所望デイジットの内容を A C C に導入すると共に、 P 3 での第2のメモリとの交換処理に備えて、第2のメモリのファイルアドレスをm B で指定する。

P 5 は、プログラムアドレスを P 2 に指定し、 B L = n 1 になるまで P 2 ~ P 4 の命令をくり返し、 1 デイジット毎、交換処理を進めてゆく。



投1しにおいて、

P 1 は、処理すべき第 1 のメモリのファイルアドレスを m A で指定し、処理すべきデイジットアドレスを n c で指定する。(第 3 2 図参照)
P 2 は、第 1 のメモリの所望デイジットの内容を A C C に導入すると共に、第 2 メモリのファイルアドレス m c を指定し、内容交換に備える。

P3は、ACCに入っている第1メモリの所選デイジットの内容と、P2で指定された第2のメモリの同一デイジットの内容を交換すると共に、この処理でACCに転送された第2のメモリの内容を第1のメモリに導入するために第1メモリのファイルアドレスをmAで指定しておく。

P4は、ACCに導入された第2メモリの内容と、同一ディジットの第1メモリの内容とを交換し、第2メモリの内容を第1メモリに転送する。P2 〜 P4 の処理にてメモリ所望ディジット間の内下レスを接を行う。第1メモリの指定はファイルアドレスを接を行う。第1メモジットアドレスを使を行う。第1メモジットアドレスを使を行う。第1メモジットアドレスを使すべきせ、次のアカーを発すべきをあているの内容を全ディジットの人ののアカーを表えた状態で、BL=n1となるのアカーをスキップして、Typelの処理を終える。

P 3 は、転送先の第 2 メモリのデイジット 7 ドレス n p を指定し、交換先のメモリアドレスを決定する。

P 4 は、A C C に入っている第1メモリの内容と第2メモリの内容を交換する。この時A C C に 転送される第2メモリの内容を第1メモリに 転送させるため再び第1メモリのファイルアドレスをmB で指定する。

Psは、第1メモリのデイジットアドレスncを 指定し、転送先の第1メモリアドレスを決定する。 Psは、ACCに入っている第2メモリの内容と 第1メモリの内容を交換し、第1メモリと第2メ モリの内容の交換を実行する。




表12において、

P 1 は、処理すべき第1メモリのファイルアドレスをm A で指定し、処理すべきデイジットアドレスをnc で指定する。(第38図参照)

P<sub>2</sub> は、第1のメモリ内容をACCに導入すると 共に、交換先に第2メモリのファイルアドレスmc で指定する。

P3は、ACCの第1メモリの内容と、P2で指定された第2メモリの内容を交換し、第1メモリ 内容を第2メモリに導入する。P4での処理に備え、再び第1メモリをファイルアドレスmBで指定しておく。

P 4 は、A C C に導入された第 2 メモリの内容と 第 1 メモリの内容を交換することによって第 1 メ モリと第 2 メモリの内容交換を実行する。

#### 表13において、

P 1 は、処理すべきメモリの領域をファイルアドレスm B とデイジットアドレスn c を指定する。 ( 第 3 4 図参照 )

低Nを2進加算又は滅算する手段として下記のType1~Type9のいずれかを用いることができる。







表14において、

P 1 は、メモリの処理すべき領域をファイルアド レスm B とデイジットアドレスn c で指定する。 ( 第 3 5 図参照 )

P2は、P1で指定されたメモリの内容をACCに導入する。メモリファイルアドレスの指定は後に再び同じメモリに戻すためmBを指定しておく。P3は、オペランドで加算すべき数値Nを指定し、ACCに導入されたメモリの内容と数値Nを加算

(Type 4)



P 2 は、P 1 で指定されたメモリの内容をACC に導入する。レジスタXの内容との交換に備え、 ファイルアドレスm B を維持しておく。

P a は、A C C に入っているメモリの内容とレジスタ X の内容を交換し、レジスタ X にメモリの内容を伝送する。

P4 は、ACCに入っているレジスタXの内容を メモリと交換することによって、レジスタXの内 容を実質的にメモリに転送し、Type 4 を実行さ せる。

5) メモリの所望領域にあらかじめ定められた数

し、その結果をACCに求める。

P4 は、ACCに求められた和をP2 で指定した もとのメモリの内容とを交換し、Type Iを実行 する。




表15において、

Pıは、レジスタXの内容とACCの内容を交換 する。

P2は、オペランドで加算すべき数値Nを指定し、 ACCに導入されたレジスタXの内容と数値Nを 加算し、その結果をACCに求める。

 $P_S$  は、A C C に求められた和とレジスタ X の内容を交換することによって実質的に X + N  $\rightarrow$  N なる Type 2 を実行する。




表16において、

P」は、第1メモリの処理すべき領域をファイルアドレスncで指定する。

P2は、P1で指定されたメモリの内容をACCに導入する。メモリファイルアドレスの指定は、加算結果を第2メモリに戻すため第2メモリのファイルアドレスmcを指定しておく。

P3は、オペランドで加算すべき数値Nを指定し、ACCに導入されたメモリの内容を数値Nと加算し、その結果をACCに求める。

P4は、ACCに求められた和をP2で指定した 第2メモリの内容と交換し、Type 3を実行する。

減数の 1 6 の 補数と 被減数を加算する処理で置換される。 ボローのない状態を C=1 とし、 ACC+  $C+M\to ACC$  にて 舵 2 進の 減算が 実行される。  $P_6$  は、  $P_5$  で 求まった 差を 同じメモリに 戻すため ACC とメモリを 交換する。




表18において、

Pı~PsはType 4と同様である。

P 6 は、P 5 で求まった差を第 2 メモリに導入するため、第 2 メモリのファイルアドレスmc とデ

P<sub>1</sub> LB m<sub>B</sub> nc
P<sub>2</sub> SC
P<sub>3</sub> LDI N
P<sub>4</sub> COMA
P<sub>5</sub> ADC
P<sub>6</sub> X

要! 7 において、

P 1 は、処理すべきメモリのファイルアドレスm B とデイジットアドレス n c を指定する。

P 2 は、減算は減数の補数を被減数に加える方式で、下位桁がないのでポローがなく F/F C をセットしておく。

Psは、ACCに減数Nを導入する。

P4は、減数の15の補数をとるための処理で、 補数がACCに求まる。

Psは、波算は下位桁からのポローがなければ、

イジットアドレスncを指定する。

P 7 は、 P 6 で指定された第 2 メモリに、 A C C に求まっている差データを交換によって転送する。

(Type 6) 
$$X - N \rightarrow X$$




表19において、

P<sub>1</sub> は、P<sub>5</sub>での一時待避メモリのアドレスをファイルアドレスm<sub>B</sub> とデイジットアドレスn<sub>C</sub> で指定する。

P2は、減算は減数の補数を被減数に加える方式

で、下位桁がないのでポローがなく F/F C をセットしておく。

Pgは、ACCに減数Nを導入する。

P₄は、波数の 1 5 の 縮数をとるための処理で、 補数が A C Cに求まる。

P5は、レジスタXの内容との液算に備え、P1で指示したメモリにACCの内容を導入する。
P6は、レジスタXの内容をACCとの交換にて 伝送する、この処理を終えるとメモリには滅数の 15の補数、ACCにはXの内容が入っている。 P7は、ACC+M+CはX-Nに相当する処理で2 進の実質的な滅算結果がACCに求まる。

Paは、ACCの内容とXの内容を交換し、X-Nの値をXに転送し、Type 6 の処理を終える。

表20において、

P 1 は、処理すべきメモリのファイルアドレスmB とデイジットアドレス n c を指定する。

P2は、1デイジット分の旅算であり、減数の補数を被減数に加える方式なのでF/F C をセット

される。ポローのない状態をC=1 とし、A C C + C + M にて、実質的にN - M を行い、A C C にその差を求める。

P 7 は、P 4 でメモリファイルアドレスはそのままm B になっているのでACCの急がもとのメモリに入り、Type 7 を実行し終える。


(Type 8) 
$$N-M_1 \rightarrow M_2$$

Pı	LB	тв пс
P 2	L	m c
Рз	COMA	
P 4	ADI	N+1
P 5	x	
		<u>[</u>

**表21において、** 

P;は、処理すべきメモリのファイルアドレスm<sub>B</sub> とディジットアドレス n c を特定する。

P2は、P1で指定した旅数に相当する内容を ACCに導入する。P5の処理に備え第2メモリ しておく。



P3は、ACCに被減数を導入する。

P 4 は、メモリの内容(減数)とACCを交換し、 又 P 7 の処理に備え、メモリファイルアドレスは m B のままとしておく。

P 5 は、A C C の被数の! 5 の補数をとるための 処理で、補数がA C C に求まる。

P 6 は、滅算は下位桁からのボローがなければ、 減数の 1 6 の箱数と被減数を加算する処理で置換

のファイルアドレスmc を指定しておく。

P3は、ACCの減数i5の補数をとるための処理で、補数がACCに求まる。

P・は、オペランドの内容は被滅数に!を加えたものに設定しておく。これはこの滅算が!ディジット分のものであり、減数の補数と被滅数を加算する処理で置換される。ポローのない状態での一般的な補数加算はType 7 の如く ACC+C+Mであり、C=1として処理される。ADI命令ではCがないのであらかじめACC+!を行って処理する。これによってN-MのType 8 の演算結果がACCに求まる。


P 5 は、 P 4 で求められた差データを P 2 で指定 した第 2 メモリに 転送する。

表22において、

P 1 は、( M + I の時 ) A C C に 2 進数 0 0 0 I (=1)を導入する。

Pi'は、(M-Iの時)ACCに2進数1111 (=15)を導入する。

**接21** 



P 2 は、処理すべきメモリのファイルアドレスma とデイジットアドレスncを指定する。

 $P_3$  は、  $P_2$  で指定されたメモリの内容と  $P_1$  又は  $P_1$  で A C C の 導入された内容を加算 U A C C に和を導入する。  $P_1$  の場合は A C C+1 になり、  $P_1$  の場合は実質的に A C C-1 になる。

P4 は、ACCに求められた結果をもとのメモリ に転送し、Type 9 を終える。

6) メモリの所望領域の内容に他の領域の内容を 10 進加算又は減算する手段として下記


ておく。

P3は、第1メモリの所望デイジットの内容を ACCに導入すると共に、P4での第2メモリの 内容との加算に備えて、ファイルアドレスを第2 メモリのm3に指定しておく。

P4は、ACCに導入した第1メモリの所望デイジットの内容に6を加え、P5での加算時の次桁への10進桁上の有無判断のために用いる。

P5は、P4で第1メモリに6補正をしたものがACCに求められていて、このACCの内容とP3で指定した第2メモリの同一デイジットの内容とを純2進加算し、再びACCに導入する。この純2進加算の第4ビット目の加算で桁上が出た場合、P6をスキップしてP7へ進む。第4ビット目の加算で桁上ができることは、10進桁上があったことを意味する。

P 6 は、 P 5 の加算で 1 0 進桁上が出なかった時、 P 4 で加算した 6 をこのステップで減じてもとの 値に戻す。 1 0 の加算は 6 の被算と同じである。 P 7 は、A C C に求まっている 1 0 進の 1 桁分の Type 1~Type2のいずれかを用いることが できる。



安28において、

P 1 は、処理すべき第1メモリの第1デイジットをファイルアドレスm A とデイジットアドレスn E で指定する。

P 2 は、第 1 ディジットの加算の際、下位桁から の桁上処理はないため桁上 F/F C をりセットし

和を第2メモリに交換によって転送すると共に、 次桁の加算に備えディジットアドレスをアップさせ、さらに第1メモリをファイルアドレス m A で 指定しておく。加算すべき最終デイジットを 的 いじめ n 1 として決めておくことによって、 第1 メモリと第2メモリの全ディジットの加算を終え た状態で B L = n 1 と な るため、次の P 8 を スキップして Type 1 の処理を終える。

 $P_8$  は、プログラムアドレス  $P_8$  を指定して、  $B_{L=n\,1}$  になるまで  $P_8 \sim P_7$  の命令をくり返し、 1 デイジット毎、 1 0 進加算を進めてゆく。

表24において、

Pıは、処理すべき第1のメモリの第1デイジットをファイルアドレスmAとデイジットアドレスngで指定する。

P 2 は、減算は減数の補数を被減数に加える方式で、第 1 ディジットの減算では下位桁からのポローの処理がないため、F/F C をセットしておく。
P 3 は、第 1 メモリの所望ディジットの減数とな

### 特開昭58-132849(19)

被数と被談数との加算で置換される。ボローのない状態をC=1とし、ACC+C+M→ACCにて純2 進の減算が実行される。このADCSKの命令実行 結果キャリィが出ることは減算にてボローが出な かったことを意味するので、P6をスキップして P1へ進む。なおここでの加算はP3で指定した 第2メモリとの間で行われるので実質的に(第2 メモリー第1メモリ)となる。

P 6 は、P 5 の ADCSK 命令でキャリィが出なかった場合、結果は 1 6 進数で求まっているため 6 を滅じる( 1 0 を加えるのと同等) ことによって 1 0 進数に戻す。

P7は、ACCに求まった第2メモリと第1メモリの差を第2メモリの内容との交換によって転送する。次桁の放箕に備え、デイジットアドレスをアップさせ、さらに第1メモリをファイルアドレスmAで指定しておく。減箕すべき最終デイジットをあらかじめn1として決めておくことによって、第2メモリと第1メモリの被箕を全デイジットにわたって終えた状態でB<sub>L</sub>=n1となるため、

(Type 2) x - w - xP<sub>1</sub> LB m A DE Рz SC L P 3 m a P 4 COMA 表24 P 5 ADCSK P 6 DC P 7 X I P 8 Т Рз

t

る内容をACCに導入すると共に、P5,Pァでの 第2メモリとの処理に備えて、第2メモリファイ ルアドレスmBを指定しておく。

P 4 は、波数の 1 5 の補数をとるための処理である。 1 5 の補数が A C C に求められる。

P 5 は、減算は下位桁からのポローがなければ、 減数の 1 6 の補数と被減数を加算する処理で置換 され、下位桁からのポローがあれば減数の 1 5 の

次のP8をスキップしてType2の処理を終える。 P8は、プログラムアドレスP3を指定して、 BL=n1になるまでP3~P7の命令をくり返し、 1デイジット毎、10進波算を進めてゆく。

7) 所望領域のメモリの内容を 1 ディジットシフトする手段として下記の Type 1~Type 2のいずれかを用いることができる。

(Type I) 右シフト

		7	
P 1	LB	m A n A	
P <sub>2</sub>	LDI	0	
Рз	χD	m A	表 2 5
P 4	Т	P 3	
		Ţ	•

表25において、

P 1 は、処理すべきメモリのファイルアドレスmA と般上位デイジットアドレス n A を指定する。 P 2 は、 0 を A C C に導入し、右シフトした時、

**最上位デイジットに0を入れる為の準備をする。** Paは、ACCとメモリの内容を交換すると共に デイジットアドレスをダウンさせ、1デイジット 下位を指定する。メモリファイルアドレスはmk で変えない。次のP4を介して再びP3に戻るの でXDのくり返しを意味する。P2でACCに入 れた0は最初のACC≔Mにてメモリの最上位ディ ジットに入り、もとの最上位ディジットにあった 内容はACCに入る。Pまでデイジットアドレス がダウンされ P 4 を介して P 3 に戻って X Dを実 行した時、最上位より1デイジット下位が指定さ れているので、ACCに入っているもとの最上位 デイジットの内容が1デイジット下位に転送され る。この時ACCには最上位より1ディジット下 位の内容が転送されている。最上位デイジットを あらかじめnzと決めておくことによって、上記 転送を最下位デイジットまでくり返すと、BL=n2 が満足し、P4をスキップして終える。すなわち **ーデイジット毎の内容が下位デイジットに伝送さ** れ、Typelを実行する。

**~**.

14開昭58-132849 (20)

れた 0 は最初の ACC=M でメモリの最下位デイジ

ットに入り、もとの最下位デイジットにあった内

容はACCに入る。P3 でディジットアドレスが

アップされ P₄を介して P₃に戻って X Iを実行 した時、最下位より 1 ディジット上位が指定され

ているので、ACCに入っているもとの最下位デ

この時ACCには最下位より!デイジット上位の

内容が転送されている。最上位デイジットをあら かじめn」と決めておくことによって、上記転送 を最上位ディジットまでくり返すと B t = n 1 が満

足し、P(をスキップして終える。すなわち!デ

イジット毎、内容が上位デイジットに伝送され、

P 4 は、B L=Vになるまで P 5 の X 1 をくり返す


8) メモリの所護領域の1ピットコンディショナ

ルF/Fをセット又はリセットする手段とし

イジットの内容が!デイジット上位に転送される。

 $P_4$  は、 $B_L=V$ になるまで $P_3$  のX D をくり返すため $P_3$  に戻る。

(Type 2) 左シフト



投26において、

P 1 は、処理すべきメモリのファイルアドレスMA と最下位デイジットngを指定する。

P2は、0をACCに導入し、左シフトした時、 般下位ディジットに0を入れる準備をする。

P 3 は、ACCとメモリの内容を交換すると共に、 デイジットアドレスをアップさせ、1 デイジット 上位を指定する。メモリファイルアドレスはmA で変えない。次のP4 を介して再びP3 に戻るの でXIのくり返しを意味する。P2 でACCに人

て下記の Type i ~Type 2のいずれかを用い

ることができる。

## (Type 1)




表 2 7 において、

P 1 は、メモリの処理すべき領域のデイジットをファイルアドレスm B とデイジットアドレスn C で指定する。

P2は、P1で指定されたメモリのデイジットの中の所望ビットNに対して)を導入し、Typelを実行する。

# (Type 2) ·




表28において、

Type 2を実行する。

ためにPaに戻る。

P l は、メモリの処理すべき領域のデイジットを ファイルアドレスm B とデイジットアドレス n c で指定する。

P2は、P1で指定されたメモリのデイジットの中の所望ビットNに対して 0を導入し、Type 2を実行する。

9) メモリの所望領域の1ピットコンディショナルド/ドの内容を判断し、判断結果で次に進むプログラムアドレス(ステップ)を変える手段として下記の手法が用いられる。

表29において、

P 1 は、所望のコンディショナルド/Fの1ビットの存在するファイルアドレスm B とデイジットアドレスn c を指定する。

P2は、P1で指定したメモリの領域の中のNで 指定するピット(所望のコンディショナルF/F に対応)の内容が1の場合はP3をスキップして

持開昭58-132849(21)

ップ)を変える手段として下記の手法が用い られる。





表80において、

Pıは、判断すべき内容の入っているメモリの領 域をファイルアドレスmg とデイジットアドレス псで指定する。

P2は、P1で指定したメモリの内容をACCに 導入する。

P a は、ACCの内容とあらかじめ定められた数



かじめ定められた数値かどうかを判断し、判 断結果で次に進むプログラムアドレス(ステ

10)メモリの所望領域のディジットの内容があら

P 1

P 2

Рз

P 4

Pn

Paに進む。

· LB

SKM

T

meinc

N

P<sub>n</sub>

表 2 9

OPI

OP<sub>2</sub>

P 4 に進みオペレーションOP! を実行する。も

し所望ビットの内容が 0 の場合は、次のステップ

P 3 は、P 2 での判断でコンディショナルF/F

が0の時、オペレーションOP2を実行するため、

プログラムステップを Pn に指定する。

値 N とを比較し、等しい時は、 P 4 をスキップし てPsへ進み、オペレーションOP1を実行する。 もし、ACCの内容とNが等しくない時はP。に 進む。


P 4 は、プログラムアドレス(ステップ) P n を 指定し、Pn ヘジャンプする。Pn にてオペレー ションOP2を実行する。

11)メモリの所銀領域の複数ディジットの内容が 全てあらかじめ定めた数値Nと等しいかどう かを判断し、判断結果で次に進むプログラム アドレス(ステップ)を変える手段として下 記の手法が用いられる。

投る」において、

Pıは、判断すべきメモリの領域をファイルアド レスmgで指定し、第1のディジットアドレスを n E で指定する。

P2は、比較したい数値NをACCに導入する。 P s は、ACCの比較値Nとメモリの所望領域の



所望デイジットの内容とを比較し、一致している 時は、統くデイジットの比較をするために P 4 を スキップしてPsへ進む。一致しなかった時はP。 に准む。

P 4は、P 3 で不一致の時はすぐオペレーション を実行するためプログラムアドレス(ステップ) をPnに指定しジャンプさせる。

P5は、デイジットアドレスに1を加えることによってデイジットアドレスをアップさせる。この処理はメモリの複数デイジットを顧次判断していくためのもの。判断してゆくメモリの最終デイジットでよって、上記比較を所なれば、P4を経てない。もし途中で不一致状態になれば、P4を経てなるまで一致し続けた場合には、P6をスキップする。P6は、P5にて一致が続く時、P3に戻って判断をくり返す。

12)メモリの所望領域の内容があらかじめ定めた 数値 N よりも小さいかどうかを判断し、判断 結果で次に進むプログラムアドレス(ステッ プ)を変える手段として下紀の手法が用いら れる。

が出るということは 2 進加 算結 果が 1 6 を 越えたことを 意味する。つまり  $M+(16-N) \ge 16$  であったわけで、これは  $M \ge N$  を あらわす。この 場合本命令は  $P_4$  を スキップして  $P_5$  に 遊んでオペレーション O  $P_1$  を 実行する。もしキャリィが 出なければ  $M \ge N$  でなかったわけで、  $P_4$  に 進む。  $P_4$  は、  $M \ge N$  でない時、この ステップでプログラム  $P_4$  に  $P_5$  に 指定して ジャンプし、  $P_6$  で オペレーション O  $P_6$  を 実行させる。

18)メモリの所望領域の内容があらかじめ定めた 数値Nよりも大きいかどうかを判断し、判断 結果で、次に進むプログラムアドレス(ステ ップ)を変える手段として次の手法が用いら れる。

去38において、

P 1 は、判断すべきメモリのファイルアドレスm B とディジットアドレス n c を指定する。

P2は、P1で指定したメモリの内容をACCに





表 8 2 において、

P 1 は、判断すべきメモリのファイルアドレスmB とデイジットアドレスncを指定する。

 $P_2$  は、 $P_1$  で指定したメモリの内容をACCに 導入する。

P3は、メモリの内容と比較すべき数値をNとすると(16-N)なる数値をオペランドで指定し、その内容とACCのメモリ内容を加算しACCに求める。この加算において第4ピットにキャリー

導入する。



 $P_3$  は、メモリの内容と比較する数値をNとする。 (15-N) なる数値をオペランドで指定し、その内容とA C C のメモリ内容を加算しA C C に求める。この加算で第4 ピットにキャリーが出るということは 2 進加算結果が 16 を越えたことを意味する。つまり  $M+(15-N) \ge 16$  であったわけで、これは  $M \ge N+1$ 、すなわち M > N である。この場合、本命令は  $P_4$  をスキップして  $P_5$  に進んでオ

| 持開昭58-132849(23)

ベレーションOP1を実行する。もしキャリーが 出なければM>NでないわけでP4に進む。

14)メモリの所望領域の内容を表示する手段として、下記 Type I, Type 2のいずれかの手法が用いられる。

袋34において、

P」は、表示体を時分割表示させるための桁選択 信号を発生させるパッファレジスタ W の全内容を リセットするために W のピット数 n を A C C に入 力する。

P 2 は、レジスタWの全内容を J ビット右シフト 後、第 J ビットに O を入力する。 P o で C 4 = 1 に なるまで P 4 を介してこれを繰返すことによって Wの内容をリセットする。

 $P_3$  は、オペランド  $I_A$  を  $I_1$   $I_1$   $I_1$  にすることによって  $I_1$   $I_2$   $I_3$   $I_4$   $I_4$   $I_5$   $I_5$   $I_5$   $I_5$   $I_6$   $I_7$   $I_8$   $I_8$ 

P 4 は、ACC+111にて第 4 ピットキャリーC4= 0 の時は、W の全内容を 0 にしたということで前 処理を終え、メモリの表示ステップの第 1 アドレ ス P 5 をジャンプする。

 $P_5$  は、ACC+1111にて第 4 ビットキャリー  $C_4$ =1の時は、まだWの全内容を 0 にする処理を終えていないので、 $P_2$  に戻り、Wへの 0 入力を繰返す。

P 6 は、表示すべき内容の入っているメモリ領域 の第1位桁をファイルアドレスm A とデイジット アドレスn A で指定する。

P 7 は、設示用桁選択信号を発生させるレジスタ Wの内容を 1 ピット右シフトさせた後、第 1 ピッ

( Type	1.3		17(5)=0 0 0	10404
( 1)	. ,		Y	
	Pı	LDI	n 1	7
	P 2	WIR		
	Р 3	ADI	1111	7
	P 4	T	P e	7
	P <sub>5</sub>	T	P 2	
	P 6	LB	MA NA	┑.
	P 7	WIS		7
	Pв	LD	ωA	7
	P'g	ATF		7
	P10	NPS		٦ "
	P11	LDI	n 2	麥
	P <sub>12</sub>	ADI	1111	
	P13	Т	P <sub>16</sub>	
į	P14	Т	P <sub>12</sub>	7
	P1 5	NPR		7
	P <sub>16</sub>	WIR		7
	P <sub>17</sub>	SKBI	ng	
	P18	Т	Рв	]
	P19	SKFA		] .
į	P20	T	Р 6	]
_				_

表 8 4

トに1を入れる。これにて第1桁表示体の桁選択 信号供給に備える。

P 8 は、指定されたメモリの所盛領域の内容を A C C に入力する。メモリファイルアドレスは変えず n A である。また、次桁処理に備えデイジットアドレスをダウンさせておく。

P。は、ACCに入っているメモリの内容を出力 パッファレジスタ下に転送する。レジスタ下の内 容はセグメントデコーダSDに入力させ、セグメ ント表示用信号を発生させる。

P10は、レジスタWの内容を外部に表示信号として出力するためコンディショナル・フリップフロップNPに1を入れセット状態にする。これに第1桁の表示体でPgで処理したメモリ内容を表示する。

P 11 は、 1 桁分の表示時間を決めるためのカウント初期値 n 2 を A C C に入力する。

 $P_{12}$  は、 $P_{3}$  と同じように実質的に ACC-1 を行う。ACCが 0 になった時は  $P_{13}$  に、ACC の内容が 0 でない時( $C_{4}=1$  の時)は  $P_{14}$  ヘスキップ

持開昭58-132849(24)

してこの処理を繰返す。

P<sub>13</sub> は、所**を表示時間を P<sub>12</sub> の A C C の内容カウントで処理し、カウントを終了すると、 P<sub>13</sub> を介して P<sub>15</sub> ヘジャンプする。このカウント時間が I 桁券示時間になる。** 

P<sub>14</sub> は、所望表示時間が経過するまでは、 P<sub>12</sub> から P<sub>13</sub> をスキップして P<sub>14</sub> に進み、再び P<sub>12</sub> にジャンプしこれを繰返す。

P<sub>15</sub> は、N P を リセットし 安示体への 桁選択信号 の供給を ストップする。 次に P<sub>10</sub> で 再び N P がセットされるまでは、 表示の間接桁信号による重なり 表示防止に 適用される。

P16 は、次桁の表示に備えレジスタ W を 1 ピット 右シフトすると共に、第 1 ピットに 0 を入れ、実 質的に 1 ピット下位桁に P 7 で入力した 1 をシフ トし、次桁選択に備える。

(Type 2)

P <sub>1</sub>	LDI	n <sub>1</sub>
		<u>. " 1</u>
_	WIR	
P 3	ADI	1111
P 4	T	P 6
P 5	T	P 2
P 6	LB	ma na
P 7	LD	m A
Рв	LXA	
Ря	LD	m A
P10	STPO	
P11	. WIS	
P12	NPS	
P <sub>13</sub>	LDI	п 2
P <sub>14</sub>	ADI	1111
P <sub>1.5</sub>	T	P17
P <sub>16</sub>	T	P14
P <sub>17</sub>	NPR	
P18	WIR	
P19	SKBI	
P20	T	P 7

表 8 5

Pisは、最終デイジットが到来していない時はPs に戻り次桁の表示処理をする。

 $P_{19}$  は、例えばフラッグ・フリップフロップ  $F_A$ を 表示の終了条件とすれば、  $F_{A}$ = 1 で  $P_{20}$  をスキップして一連の表示処理を終える。

P20 は、 P17 で FA=0 ならば再び第1 デイジット から表示処理を繰返すべく P 6 にジャンプする。

表35において、

P1は、表示体を時分割表示させるための桁選択信号を発生させるパッファレジスタ೪の全内容をリセットするために、Wのピット数n1をACCに入力する。

P2は、レジスタWの全内容を1ビット右シフト 後、第1ビットに0を入力する。P3でC4=0に なるまでP5を介してこれをくり返すことによっ てWの全内容をリセットする。

P s は、オペランド I A を 1111とすることによってAC+1111がなされ、実質的に A C C ー 1 を行う。 P 1 で A C C に n 1 を入れているのでこの・

回数をくり返すことによって ACC=0 になった次の 1111との加算の時のみ第 4 ビットキャリーC4 が 0 になるので、この時のみP 4 へ進み、それ以外はP 5 へスキップする。

P 4 は、ACC+!!!!にて第 4 ピットキャリー C 4 = 0 の時は、W の全内容を 0 にしたということ で前処理を終え、メモリの要示ステップの第 1 ア ドレスP 6 ヘジャンプする。

 $P_6$  は、ACC+1111にて第4 ビットキャリー  $C_4$ =1の時は、まだW の全内容を 0 にする処理を終えてないので $P_2$  に戻り、W への 0 入力をくり返す。

P 6 は、表示すべき内容の入っているメモリ 領域 の第 1 位桁の上位 4 ピットをファイルアドレスmA とディジットアドレスn A で指定する。

P 7 は、指定されたメモリの所望領域の内容を A C C に入力する。メモリファイルアドレスは変えずm A である。又ディジットアドレスをダウンさせ下位 4 ピットを指定する。

P a は、ACCの内容すなわち上位 4 ビットをテ

持開昭58-132849(25)

ンポラリーレジスタXに転送する。

Pg は、指定されたメモリの所望領域の内容を ACCに入力する。メモリファイルアドレスは変えずmAである。又デイジットアドレスをダウンさせ次桁の上位4ビットを指定する。

P<sub>10</sub> は、ACCの内容をスタックレジスタSAに、 テンポラリーレジスタXの内容をスタックレジス タSXに導入する。

P11 は、表示用桁選択信号を発生させるレジスタ Wの内容を1ビット右シフトさせた後、第1ビッ トに1を入れる。これにて第1桁選択信号供給に 備える。

P12 は、レジスタWの内容を外部に表示信号として出力するためのコンディショナルF/FNPに1を入れセット状態にする。これにて第1桁の表示体でP10で処理したメモリ内容を表示する。

P<sub>13</sub> は、 1 桁分の表示時間を決めるためのカウント初期値 n<sub>2</sub> を A C C に入力する。

'P<sub>14</sub> は、P<sub>3</sub> と同じ様に実質的に ACC-1 を行う。 ACCが 0 になった時は P<sub>15</sub> へ、ACC≒0 の時

になったかチェックする。

P20 は、最終ディジットが到来していない時はP7 に戻り、次桁の表示処理をする。

P19 は、レジスタWの全デイジットの内容を表示 後、フラッグF/F FCをセットし、キー信号I1~ In を全て1にする。(第37図参照)

 $P_{20}$  は、キー入力 K  $N_1$  に接続されているキー群のいずれかが押されたかどうかチェックし、押圧されていなければスキップする。

 $P_{21}$  は、 $KN_1$  に接続されているキー群のいずれかが押されていれば  $P_{30}$  ヘジャンプする。

P<sub>22</sub>~P<sub>27</sub>は、キー人力KN<sub>2</sub>~KF<sub>2</sub>の各々に対して、 接続されているキー群のいずれかが押されたかど うかを判断し、押されていれば P<sub>30</sub> へジャンプす ( C 4 = 1 の 時 )は P 16 ヘスキップしてこの処理を くり返す。

P<sub>15</sub> は、所望表示時間を P<sub>14</sub> の A C C の内容カウントで処理し、カウントを終了すると P<sub>15</sub> を介して P<sub>17</sub> ヘジャンプする。このカウント時間が 1 桁 表示時間になる。

P<sub>16</sub> は、所望安示時間が経過するまでは、 P<sub>14</sub> か ら P<sub>15</sub> をスキップして P<sub>16</sub> へ進み、再び P<sub>14</sub> にジ + ンプし、これをくり返す。

P17 は、NPをリセットし、表示体への桁選択信号の供給をストップする。次に P10 で再び NPがセットされるまでは表示の隣接桁信号による重なり表示防止に適用される。

P18 は、次桁の表示に備え、レジスタ W を 1 ピット右シフトすると共に第 1 ピットに 0 を入れ、実質的に 1 ピット下位桁に P 7 で入力した 1 をシフトする。

P19 は、表示すべきメモリの最終デイジットを終えたかどうかのチェックで、 P 9 の処理で B L - I がなされているので最終デイジットー 1 の値 D 8

る。

P28 は、いずれのキーも押圧されていない場合で、 F/F FCをリセットし、キー押圧チェックを終える。

P29 は、P 6 ヘジャンプして、再び表示を続ける。
P30 は、キーが押圧された時にくるステップで、
第 1 のキーストロープ信号 I 1 発生のためにメモリディジットアドレスを第 I 状態 n 1 にする。
P31 は、キー入力 K N 1 に第 I キーストロープ信

号 I 1 が入力されたかどうか判断し、入力されて いなければ P33 ヘスキップする。

 $P_{32}$  は、キー入力 K  $N_1$  に第 1 キーストロープ信号  $I_1$  が入力された時で、キーの種類が判別され、 $P_A$  にジャンプし、この判別されたキーに対応した制御を以下行わせる。そしてそのキー制御を終えた後は  $P_1$  へ直接ジャンプして、表示を開始させる。(  $P_2$  は  $P_1$  ヘジャンプさせるためのステップ例)

P33~P36は、第1キーストローブ信号1』に接続されているキーを層次判別、所選キーが押圧され

# 特開昭58-132849(26)

ていれば PB~PD ヘジャンプしで、そのキーに対応した制御をする。

P3g は、第1キーストロープ信号 L 1 に接続されているキーが押されなかった時で、第2のキーストロープ信号発生のためにメモリディジットアドレスをアップさせる。

P40~P44は、所望キーストローブ信号を発生させると共に、KN1~KF2を順次判断し、押圧されたキーの種類を判別し、押圧されたキーに対する制御をするために所望ステップにジャンプする。PAは、第1のキーに対する制御ステップである。

P A は、 第1のキーに対する制御ステップである。 P x は、 第1のキー制御完了後 P 1 に 戻り表示を 再開する。

次に、CPU内のRAM糠成について説明する。 第41凶にCPU内のRAMマップを示し、第 42図にワードメモリのアドレスと記憶内容の対 応を示す。

図において、YO, XO, WO, ZOで示されている $BM_0 \sim BM_3$  までの領域は、主として演算に用い

D:置数時、小数点が指定された状態。

E:置数人力状態。

F: ワードメモリに入力する状態。

G:ワードメモリへの入力時のイニシャル状態。

H:シフト命令が指定された状態。

Xp: 置数時の小数点位置を示す。 Xp は待避処 理領域。

KυKι: キーコード、キャラクターコードを記憶。 F U:関数コード( +-×+ )を記憶。

ワードメモリ加算カウンタ U.L : ワードメモリの 記憶場所 (アドレス ) を記憶。

(ワードメモリ加算カウンタ) U.L: 待避処理領域。

Zs,Ws,Xs,Ys:各データレジスタの負号記憶 領域。

ランニング姿示カウンタ U.M.L: ランニング 表示の移動間隔を決定する為のタイマーカウンタ。
 BM=D~BM=Fは、ワードメモリ 領域であり、第42 図に示す様な配置で、ここでは 24 キャラクタ分を確保している。

るレジスタである。WO及び2Oのレジスタは的 記の表示用キャラクタのパッファメモリとしても 用いている。また2Oレジスタのうち、BL=1よ りBL=8の領域の4ビット目は、SOn 出力の出 カパッファとして用いられている。(この領域の RAMの情報が直接SOn 媚子より出力される) VOレジスタ(BM=4,BL=0~15)は、データ の特避用エリアとして用いられる。数値は、ここでは8桁長を例として知られる。なレジスタのBL=4 ~BL=Bの領域が仮数部データの記憶に用いられ、 BL=Cは、補助用の桁、BL=D~BL=Fはデータ の重み、すなわち、指数部を記憶する。BL=Fは 指数部の食号桁である。BM=6及び6の領域は各 種コンディショナルF/F及びカウンタを構成する。

図に用いられている記号とその内容は次の通り である。

A:+-×+等の頻散キーが押された状態。

B:データが入力された状態。

C:√ 等の関数液算が実行された状態。

### (本発明実施例の作用説明)

次に、上記実施例の作用をフローチャート等を 参照しながら説明する。

第1図から第8図は、その処理手順(フローチ + ート)を示したもので、第 1 図は、電源 O N 状 態から、ワードメモリのランニング表示処理を行 なうと同時にキー入力を行なう制御部分、第2図 は、通常の表示状態(シンボルの点蔵表示を含む) におけるキー入力制御部分及び具体的なキー競込 み処理及び処理キーコードへの変換を行なう部分、 第8図は、脱込まれたキーコードを判断してそれ ぞれの処理部分に分割する部分、あるいは、ワー ドメモリへのセット状態において、記憶用メモリ にキャラクタ用のコードを順次書き込む部分、第 4図は、CLキー、SBTキー、CEキー、CALL キー、OFFキーの各処理部分、第5図は、ワー ドメモりへのセット状態において、ワードメモリ の内容を表示する為の読出し及び前処理を行なう 部分、第6図は、資算結果あるいは、入力された 数値を、表示する為の前処理を行なう部分、第7

図は、6ピットのキャラクタコードで準備されている表示内容を、ドットマトリクスのペターン情報に変換するキャラクタジェネシータ(デコータ)を発生の情報を外のである。第8図は、数値のリードインと、第43図はキーに表示の人力の対対である。とマイクロブロセックののが必要にある。とマイクロブロセックのが必要にある。ま440図は、またののコードをを、ま45図は、それぞれ示している。

次に第 I 図から、第 8 図までの処理手順を順に 説明する。

全体は、大きくいくつかの処理プロックに分割されて書かれているが、次に示す細かい約束項目によって結合され、大きな一つの処理を構成するようになっている。

全体は主として、前記した表2乃至表33並び に第36図と共に説明した基本的情報処理の手順

のであるが、処理内容をも併せて記している。

第4図における長方形で囲まれた部分は、一つのまとまった処理であるがかなり大きな処理となる為にそこに挿入せず、全体の流れを乱さない様、第5図,第6図に独立して説明している。

各図において、第46図のに例示するような矢印で示し、その次に内容が示されているが、この内容は、その部分に続いて処理が継続する行先を示している。すなわち、第46図のの場合、そこから先は、NOP KEY INPUT と書かれている処理部分に移行することを示している。

第46図旧に示す逆三角形記号はD)図の矢印に 対応するものである。例えばE)図に示すフロー開 始点はD)図に示す矢印からの処理が移行する。

LB m,nの指定では、mでBMを指定し、nでBLを指定するものとする。例えば、LB 7.Fは、BM=7、BL=FのRAMアドレスを指定するものである。

第 ( 図は、電源投入時より、ワードメモリのランニング表示制御及びキー入力を行なうルーチン

(1)~09の記載に基いて安現されている。例えば XO-VO (3)という処理は、前記処理リストの(3)と 同様の形式で処理されている事を示しており、又 例えば第46図(A)に例示する図はRというコンデ ィショナルF/Fの状態を判断する処理であり、 Y (YES) はセット状態、N (NO)はリセット状 顔を示しているが、この処理も基本的情報処理(9) と同様の形式で処理されていることを示している。 (2)・1と示されている場合は基本的情報処理(2)の Typel の形式で処理されていることを示してい る。第46図印に例示する長円形で囲まれている 処理は、一つのまとまった処理であり、かつ何度 も用いられる処理である為、別途説明している。 長円形で示されている処理部分には、別に説明さ れている同一の処理をあてはめればよい。また第 46図四で示される1及び2は、それぞれ、別途 説明されている部分の1,2の終了条件に対応し ている。第46図(C)に示す破線で囲まれている部 分の処理は、123図の長円形の処理と全く同様であ り、そこに示される処理は、何度も用いられるも

である。

ℓ<sub>0</sub> の処理は、BM,BL=(6,1)、(6,0)の値が、 それぞれ6,9であるかを判断し、もしそうでな い場合には、ワードカウンタリセットとワードメ モリクリヤ処理を行なうものである。ワードメモ り内容は主電源がOFF状態となってもパックア ップ(内容保護)されているが、OFFキーによ らず、電源を切った場合、あるいは、正常に内容 保護されていない場合には、メモリ内のデータが 正常である保証がない。これを検出する為、OFF キー操作時 ( 第 4 図 参照 ) BM,BL=(6,1)(6,0) のェリアに6及び9を書き込んだ後、主電源を切 る処理を行なっている(0°)。メモリが正常に保 腰されている場合には、電源投入時、OFF時に 舎き込んだデータがそのまま保護されているから、 ワードメモリ内も正常であるという判断を行なっ ている。したがって、BM , BL=(6,1)(6,0)のエ リアが6,9でない場合は、ワードメモリ内も保 証されない為、全てのワードメモリ内データをク リアし、ワードメモリを指定するアドレスカウン

持開昭58-132849 (28)

タをクリアしている。具体的処理を第3図に記している。

&1 の処理は電源投入時のイニシャライズで、 CPU内RAMの BM=7~BM=0 の領域を全てクリア(0をセット)している。なお、 &1 のREG はその時のメモリーファイルアドレス BMの値で 定められるレジスタの意味である。

B2は、電源投入時の初期設定で、Xpに7を、Baに8をセットしている。Xpは小数点位置を示し、Xp=0の時1桁目(BL=4)、Xp=7の時、8桁目(BL=B)に位置することを意味するが、位数時以外は、指数形式で処理する為、小数点はで数部最上位桁すなわち、Xp=7に位置数定される。Baはキーパランス時間を決定する為のパランス処理カウンタで、初期設定に8を指定している。具体的なカウンタの処理は、キー入力時に処理されている(第12図象照)。

43 からは、ランニング姿示の為の前処理である。ワードメモリ内情報の姿示であるから(演算結果等のデータの表示でない)、小数点表示用の

LA×14 ATBM により BM,BL;E,2 としているのは、特別な意味はなく直接 BM,BL;E,2 を指定してもよい。

16 以降は、ランニング表示処理であり、 $X_D$ はキャラクタの表示の切り換わり目に、(スペー ス)宀(スペース)なるキャラクタを、独立して 挿入表示させる為の制御用カウンタで初期値は、 0に股定する。ランニング表示処理は、第13図 ー3に示す様にワードメモリ BM≂Dに記憶されて いるキャラクタコードを、18図-1に示す形で 内部キャラクタコードパッファに準備し(₩2→ DSPユニット制御部)の処理で、DSPユニッ ト制御部に出力して表示する。この状態のままで、 一定時間間隔表示させる。この時間はRUN DSP カウンタのカウンタ処理で決定する。一定時間経 ・ 過後は、こんどは、13図-2に示す形で内部キ + ラクタコードパッファに次のキャラクタFを準 備し、同様に出力し、表示させる。これをくり返 すことにより、安示は、顧次左へ送られる様にな る。(ランニング表示)

内部メモリをクリアし、キャラクタコード準御用内部パッファメモリをもクリアする。(ワードメモリインジケータ判断及びセット)は、ワードメモリに何らかの内容が入力される時は、ワードメモリインジケータ(S)の表示を行なう為の処理である。具体的処理を第4図に示す。この処理は、アドレス(D、o)のデータ、(ワードメモリの先頭の内容)が、りかどうか判断し、りの時は、のの内容)が、りかどうか判断し、いないものと判断出来る為、Sフリップフロップをリには、少なくとも、先頭に何らの内容が入力されているから、Sフリップフロップをセットしている。

現システム例はデスプレイユニットを 9 桁表示としている。今ワードメモリ内のキャラクタが、 9 桁以内かどうかを ℓ 4 で制断している。 1 0 キャラクタ目の内容が 0 の場合は、ワードメモリは、 9 桁以内であるから、スタティック表示(ランニング表示とならない)処理 ℓ 5 へ移る。 ℓ 4 内で 先ず R A M T ドレスを BM, BL: 0, 2 を指定した

18図-1より18図-2への処理は、W及び 2メモリを左シフトし、BL=0のメモリに、次の キャラクタコードを入力することで行なう。ワー ドメモリアドレスカウンタは、次々にBL=0のメ モリに準備するキャラクタのアドレスを示すもの で、87 は、これの初期設定を行なっている。

28 は、走行表示の時間間隔を概定するカウンタの初期設定であり、1++ラクタを処理する都度初期化される。なお<math>28 のE,8,0 は 1110-1000-000 を意味している。

№ 9 において、ワードメモリアドレスカウンタで示されるワードメモリ内の内容を、内部キャラクタコードバッファのBL=0の位置に転送している。具体的処理は第5図に示している。

& 10 は、内部キャラクタコードバッファに準備されたコードを、外部デスプレイユニット制御部に転送する処理で、具体的には、第7 図に示す。 第7 図@の処理は、小数点その他シンポル表示情報を、第1 0 図に示す形で BL=9~c に転送するもので、⑤の処理は、内部RAMの BM=2~8 の

BL . 0~8 を制御部側に転送するプログラムであ る。デスプレイユニット制御郵側へのアドレスは、 5ビットで処理している為、ここでは、B M は、 FIピットのみ有効で他は冗長となっている。&1 ~110 の一連の処理で、第13図に示す処理を行 ない表示をしている。

2<sub>11</sub> は、第12図に示す B a 時間をカウント処 理しながら、キーの入力を判断するプログラムで あり、Ba時間を満足した後のキー入力により、 各々のキーに対応して、図ー4の8ピットのキー コードを作成し、そのコードを Ku, K L に 設定し て、第3図の処理に移行する。具体的処理は、第 2 図に示す。回は、キー入力の有無及びBa時間 の処理で、Dは個々のキーの判断、Gは、キーコ ードの変換を行なう。

112は、1回のキー入力判断の度に1ずつカウ ントアップされるカウンタで、カウントオーバー となるまで、ℓ11,ℓ12の処理をくりかえす。この 間の時間が、走行表示の間隔を既定する。 1/12 の カウントがオーパーした時点で、次のキャラクタ

(次のキャラクタコードを準備し表示を行なう。) 24キャラクタがフルに入力されており、かつ、 前回に24キャラクタ目を出力した場合、217の 処理は、25キャラクタ目を指定することになり、 OVERとなり2の処理へ移る。この場合、統けて (スペース)→ (スペース)なるキャラクタを強 制的に挿入するが、今、 113 の処理により、1の (スペース)は疑似的に発生されている為、単に Xp'のカウンタに 4をセットした後、 \$16→\$10 の処理を行なう。 &13 の1 デイジット分シフトに より、wとてのレジスタのw(8)、Z(8)は夫々0000 レカる。

Xn' カゥンタに 2 あるいは 4 が設定されると、 £18の処理により、NOとなり、£19の処理で、 Χρ' カウンタにより、それぞれ、スペースあるい はーキャラクタを内部キャラクタコードパッファ に準備する。 Xp の 2 ピットがセットされている 時は、キャラクタパッファのBL=0に←キャラク タのコードを準備し、1ピット目が1の時は一の 後の(スペース)を準備するのであるが、₩,Ζ

を準備する処理に移る。 813 で、前回表示したキャラクタコードのシフ

トを行かう。

814 は、前回最後に準備したキャラクタコード の上位4ピットが0(そんなキャラクタコードは、 入力されることはない。つまり、ワードメモリ内 のキャラクタが24キャラクタ未満であり、前回 準備したキャラクタは、存在しないもの(スペー ス)である。)かどうかを判断しており、YES の場合には、XD を 2 に設定し、キャラクタとし て←のコードを無条件に準備 ₽15 して、 ₽10 の処 理に移る。尚 4 16 は、走行時間既定用カウンタを プリセットしている。NOの場合 l17 において、 次に準備すべきキャラクタのアドレスを指定する 為、ワードメモリアドレスカウンタを2カウント アップする。 2 ずつアップさせるのは、 1 8 図ー 3に示す機にワードメモリ内がBLが2単位で! ワード(キャラクォ)を構成している為である。 ワードカウンタが24キャラクタ未満を指定して いるときは、1の処理となり、88の処理に移る。

のシフトにより、 BL=0に 0 0 コードが疑似的に 発生されている為、そのまま、 \$16 の処理にうつ る。 Xp が0の時は、すでに(スペース)ー(ス ベース)の処理が完了している為、あらためて、 ワードメモリの先頭のキャラクタより、表示処理 を行なう。 🕯 7 以 上の X p カウンタの処理及び表 示の関係を第14図に示している。

ワードメモリ内に配復されているキャラクタコ ードが3キャラクタ以内の場合には、ワードメモ リ内容のスタティック表示を行なう。この処理は、 第4図のワードメモリデスプレイマよりスタート とする。〔ワードメモリDSP前処理〕〇」の処 理は第5-1図に示すものであり、これはワード カウンタの指定しているキャラクタの内容より預 に、前に入力されているキャラクタを、キャラク タコード内部パッファWO,ZO のBL=0よりBレ =1,2… と順に準備する為のものである。先に第 5図の処理について説明する。

ワードカウンタは、先頭(最右桁)に表示する キャラクタのメモリアドレスを指しており、その

特開昭58-132849 (30)

アドレスをダウンさせながらそれぞれのアドレス の示すキャラクタコードを順次内部キャラクタバ ッファのBL=0よりアップ方向に入力してゆく(第 1 5 図参照)。 P 1 で内部キャラクタコード内パ ッファWO,20 をクリアし、P3 で、前記ワード カウンタの内容を(ワードカウンタ)に転送する。 P 4 の処理は、(ワードカウンタ)の指定するキ ャラクタを読み出し、内部キャラクタバッファに おいてcpuXがアドレッシングしているBLのメ モリに転送するものである。ここに c p u X とは RAMの桁アドレスを記憶するXBレジスタであ る。 P 2 ぱ、 cpu Xの初期設定であり、 0 を設定 している。この値は、P4の1回の処理ごとに1 ずつカウントアップされている。(内部キャラク タバッファの指定アドレスを1つ次に進めておく。) 1つのキャラクタが内部パッファに準備されると、 次のキャラクタを準備する為に、キャラクタのア ドレスを指定している ( ワードカウンタ )をダウ ン(-2)させる処理がP5である。終了条件2は、 アドレスが1キャラクタ目をさしている時(表示

するキャラクタが9に満たない時)にPsの処理を行なった時で、(第15図は7桁の例)ここ条件1・5図は7桁のの表示的処理を終了する。終了年かの表示的処理を終了する。終了年かがある。で、これはワードメモリ内の指定である。Psの処理は、cpuXが9となってを置がから、内部キャラクタがタンファの容量がはいいませんがある。となったかを判断しており、YESの場合はいいませんが多数で、Psの処理には終了する。以上の処理で、キャラクタの通常表示準備は終了する。

第 L 図の B s よりの説明にもどる。前記第 5 図では、ワードカウンタの示す位置のキャラクタを基準に表示前処理をするものであり、第 1 図の B s 以下の処理は、キャラクタの静表示を行なう為に、ワードメモリのどの位置までキャラクタが記憶されているかを捜す処理で、終了時には、ワードカウンタは、ワードメモリに記憶している最後のキ

+ラクタのアドレスを指定している。 & 5 の処理 に入った時、ワードメモリ内のキャラクタ為、 では、 9 キャラクタ目が 0 かどうかを判断ない。 「最初にワードカウンタに足 0 で、おきしている。 9 キャラクタ目のアドレスを設定してもしている。 9 キャラクタ目のアドレスを設定している。 が場合は、今散定された E.O なるアドレスにの がメモリの最終キャラクタのアドレスにの になり、ワードメモリを示処理(前記答と、 になり、ワードメモリアドレスカウン の時は、 8 キャラクタに になる。 0 の時は、 8 キャラクタに のの時は、 8 キャラクタのアドレスカウン のの時は、 6 20 でワードメモリアドレスカウン のの母ンの理を行なう。

ℓ22 は、ワードメモリの内容を読み出す処理であるが、 LAX Dの命令により BMは、D(1101)で固定であり、 Bしは、 cpu Xで指定される。 cpu Xの値は、 ℓ21 において、初期値 Eに数定されている。 読み出した内容が 0 でない時は、ワードメモリ表示前処理へ、 0 の時は ℓ23 の処理により、 cpu Xの値を 2 カウントダウンして、次のキ

+ラクタを指定する為のアドレスの設定を行なう。 以上の処理により、キャラクタコードが0でない キャラクタの位置までワードメモリカウンタをダ ウンさせることが出来る。この様にして、ワード メモリカウンタの値を設定した後、ワードメモリ の静表示を行なう為にワードメモリデスプレイ的 処理に移る。以上が、ランニング表示処理の説明 である。

キー入力後、すなわち、第2図のKEY IN処理によりキーが読み込まれ、②の処理によりキーコードがKu,KL に発生された後は、第3図の処理に移る。ここでは、各キーに対応して、それぞれの処理に分割する処理あるいは、ワードメモリへのキャラクタの入力状態(SETモード)においては各々のキーに対応したキャラクタコードをワードメモリにセットする処理を行なう。

nı はエラー状態(Er F/Fがセットされている)において、KEY入力による処理を、CL及びOFFキーのみとする処理で、キーコードが、Ku=0、Kt≤2のキーのみが n 2 の処理へ移る。

 $n_2$  では  $K_U$  が 0 か 1 かでまず分割して、 1 の場合は S ET状態かどうかを判断して、 N O の時、  $0\sim9\cdot$  か  $+-\times+$  の処理に分割する。

SETモードの時は、 ṇs の処理で、各々のキ ーに対応したキーコードに再度変換し、 n.4 以降 の処理によりヮードメモリに入力する。この時の コードをキャラクタコードで第45図に示す。 Kυ=0の時、Kl≥6のキーが、SETモードで指 定された時それらは、キャネクタ指定であるから、 n 6 及びn 8 の処理でキャラクタコードに変換し て n ₄ 以降の処理によりワードメモリに入力する。 セット状態でない時、nァ の処理でKLの判断に よりそれぞれのキーに対応した処理に分割する。 G F/F は、ワードメモリにキャラクタコードを 入力する一番最初の状態であることを示しており、 セット状態でない時に押されたSETキーでセッ トされる(第4図)。nょでYESとなった時は、 最初の!キャラクタ目の入力を意味しており、N6 でヮードカウンタをリセットする(ワードメモリ の先頭のアドレスを指定)とともに、ワードメモ

内部キャラクタバッファに準備する処理を行なう。この後、 O 2 の処理により、小数点点灯用内部 F / F を全てリセット(キャラクタの表示であり、小数点は点灯しない)し、 O 3 の処理により、ワードメモリにキャラクタが入力されているかどうかを判断し、点灯用 F / F(S) をセットする。 O 4 の処理により内部キャラクタバッファ W Z の情報を、 表示ユニット制御部に出力した後、キー入力処理に移る。

キー入力処理は具体的に第2図に示す。キー入力処理は、第1図に示したランニング表示処理中においても行なわれたが、第2図に示すキー入力処理は、キー入力を行なう処理及びキャラクタのセット状態においては、セットモードを示すインジケータの点滅処理のみを行なっている。

mıは、点族時間を設定するカウンタの初期設定を行なっている。カウンタには、ランニング表示カウンタのメモリを用いている。

m2の処理においてパランス時間をとりながら キーの読み込みを行なっている。前に説明したよ りを全てクリアし、G F/F をりセットし、初期 状態を解除する。そしてmc において、キャラク ォコードKu KLを、アドレスの指定するワード メモリに貯蔵する。この時、ワードカウンタは、 今キャラクタが入力されたワードメモリのアドレ スを指定している。次のキャラクタをワードメモ りに入力する時は、G F/F がりセットされてい る為m4一mg となり、ng でワードカウンタを1 キャラクタ分アップ (+2) して今入力しようとす るヮードメモリのアドレスに指定する。ここで終 了条件2は、現在すでに24キャラクタ目を指定 している場合のカゥントアップであり、これ以上 キャラクタを入力することは出来ない為次の nio の入力処理を行なわず無視している。24キャラ クタに満たない場合は、 n10 において、キャラク タコードをワードメモリに入力する。入力された 後ワードメモリ表示以降(第4図)の処理で、ワ ードメモリの表示を行なう。

O 1 は、先に説明した第 5 図の処理を意味して おり、表示するキャラクタのキャラクタコードを

m f の処理でワードメモりへのキャラクタの人力状態(セットモード)かどうかを判断している。
F F/F は、セットモード時を示すF/Fである。
m 5 の処理において、セットモードにおけるインジケータの点滅処理を行なっている。 表示ユニット制御部内のOA(8ビットアドレス)の内容

特開昭58-132849(32)

の下位」ピットすなわち、Sのピットを練み出し、Sが1の時は、1を引き(リセットする)、0の時は1を加える(セットする)という様にm5の処理の都度、Sのピットを反転する。すなわち、制御部内のキャラクタコードが、デコードされ出力される時、Sに相当する表示セグメントが点滅する。

ランニング表示状態あるいは、通常のキー入力 状態において、CL、SET、CE、CALL、OFFの各 キーが入力された場合、第 8 図 n 7 の処理により それぞれの処理ルーチンへ移行する。各処理ルー チンを第 4 図に示す。

### < C L + - >

F F/F すなわち、キャラクタのセット状態にあることを示すF/Fの判断をO5で行い、そうでない場合、C L キーは、演算状態あるいはランニング表示状態の解除及びクリアを行なう。O6のC L 処理で入力、及び演算用レジスタのクリア及び各種処理用F/Fの初期設定を行なう。〔表示セグメントC L 〕は、小数点点灯を示すR A M

セットキーは、セットモードでない場合には、セットモードの指定を行ない、セットモードにおいてはセットモードの解除を行ないCLキー操作と同様の操作を行なうものである。まず、〇gの判断を行ない、FF/Fがセットされている時はセットモードを意味しているから、〇6以降のCL処理を行なう。Fの時は、セットモードを示すFF/Fをセットし、さらに表示のクリアを行なう為に、前記の〇g以降の処理を行なう。

CE(クリアエントリ)キーは、セットモードでない場合には、置数のクリアを行ない、セットモードにおいては、シフトキーが指定されていない時には、単にキャラクタ〔X〕を指定し、シフトキーが指定された時には、DELキーとして働ちく(第19凶参照)。

セットモードでない時、 O<sub>10</sub> の処理に移り、 B F/F がセットされていない時、(置数状態でない時)何も行なわず、 O<sub>6</sub> の 表示セグメントCL よりデータの表示処理を行なう。 B F/F がセッ

のピットを全てクリアする。なお、小数点位置の 設定は、次の〔Data DSP前処理〕の処理で行 なわれる。この処理は第6図に示すものであり、 X Oレジスタのデータ内容を表示する形式に変換 し、それをキャラクタコードに変換する処理であ る。詳細は後に述べる。この処理の後、前記0g 以降の処理で表示出力を行ない、再びキー入力処 理を行なう。セットモード(キャラクタの入力状 憩)におけるCLキー操作では、ワードメモリの オールクリア及び衷示のクリアを行なう。 O <sub>1</sub> の 処理でワードメモリのクリア及び、ワードメモリ アドレスカウンタのイニシャライズを行なう。Os で、G F/F をセットして内部表示用キャラクタ パッファ(WO, ZO)をクリアして前記のOzの処 理に移行する。G F/F は、キャラクタメモりの 入力状態の初期状態を意味するF/Fであり、第 8 図 n ₄ の処理により、先顕のキャラクタの入力 時のみアドレスカウンタのアップを行なわないよ うにするためのものである。

(SET+~)

トされている時は、O11の処理で置数状態を示す F/Fをリセットし、現在の置数の前に入力され たデータがVOに記憶されているので、これをXO レジスタに転送し同様にO6の〔表示セグメント CL〕よりデータの表示処理を行なう。これによ り、置数状態が解除され以前の状態に復帰する。

セットモードにある時は、O12でシフトキーが 指定されたかどうかを判断し、NOの時、すなわ ち、シフトキーが指定されていない時にはない。 はキャラクタのXキーであるから、第3図のクタの のKu+2→Ku 以降の処理に移り、キャラクタのXキーであるから、第3回 ードの入力を行なり。シフトキーが指定して働いたの る時には、DEL(不)キーとしてのかりでは、 DELとは、最後に入力されたキャラクタの削除 を対するのとして、のしていないのの までなう処理を意味する。O13の処理でこれかのの テコードを、現在ワードメモリに入力する。さらにO15の処理 で、ワードカウンタのカウントダウン処理を

特開昭58-132849(33)

おく。終了条件 2 は、現在削除されたキャラクタが先頭のキャラクタであった場合(ワードメモリの一番頭に入力されていた場合)であり、この時、ワードメモリは全て空である為、現在がワードメモリへの入力の初期状態にあることを示すG F/F をセットしている。この後、前記の〔ワードメモリ 変示的処理〕以降の処理を行ない、ワードメモリの表示を行なう。

(CALL+-)

セットモードでない場合には、ワードメモリ内 キャラクタのランニング表示を指定する。セット モードにおいては、シフトキーとして動作する。 シフトキーは、反転式すなわち、キー操作の都度 シフト状態のセットリセットがくり返される。

セットモードでない時は O16 の処理により、計算状態のクリアを行ない第 1 図の & 3 以降のランニング表示処理を行なう。セットモードにおいては、 O17 の処理により、シフト状態を示すH F/F の反転処理を行ない、 Key 入力処理へ続く。

レジスタに転送し、さらに X D の値(小数点の位置を示す値)によってシフトを行ない数値の下 4 ピットのキャラクタコードを揃える。キャラクタコードの上位 4 ピットは、数値の場合すべて 1 (0001)であるから、数値の部分はすべて 1 を書き込めばよい(第 4 5 図参照)。

Q1によりEがセット(リードイン状態)されている時、Q2の処理でXOレジスタの内容を第16図ー2に示すようにWOレジスタに転送する処理を行なう。この時、Aの状態(四則キーが押される前の状態)により、それぞれ1桁分表示位置が異なる為、図の様な形式及びXDの値に設定される。なおXDの値は、XD'にそのまま待避される。处理は全てXD'の値をもとに行なう。すなわち、XOレジスタの値とXDの値は、この〔Data DSP 的処理〕の処理では、全く変化せず保持される。

Qsの処理は、小数点の位置を示すビットをセットし、後に表示ユニット制御部に出力時にそのセグメントを点灯させる為の処理である。 Xp'の

OFFキーは、計算機をOFF状態にする。メモリのアドレス(6,0)(6,1)のエリアに3と6を書き込んでおく。これは、ONキーにより電源ONした時に、OFF時のメモリ内容が保護されているかどうかを、簡単に確認する為のデータである。確認はすでに説明した第1図の8。において行なっている。OFF動作は、OFF命令によりマイクロブロセッサのハードウェアで処理される。

#### 〔Data DSP前処理〕

データ(X O レジスタ内)をそれぞれの表示様式に変換してさらに、それらの数値を 8 ピットのキャラクタコードに変換し、内部キャラクタバッファ WO, ZO レジスタに揃える処理である。第16 図に示すように128・456なる数値が X O レジスタに入力されている場合リードイン中間とリードイン状態でない場合(図とで X O レジスタ内及び、X D の値が異なる。これらの状態において、第16 図の右に示すような表示形式にそれぞれ変換する。基本的な処理としては、X O レジスタの内容をWO

値と小数点の位置との対応は、第16図-8に示す。以上の処理により、数値の下4ピットの設定は終了している。

Q 4 は、数値のキャラクタコードの上位 4 ビットを 2 O レジスタにセットする為の前処理であり、(O サブレス処理を含む)、W(8)の内容から順に判断し、その位置のWO レジスタの内容が 0 でない(数値である。1 ~ 9 )か、又は、そのアドレス(BL)が X p ′ の値と等しくなる(数値 0 である)最左位置を検索している。

Q5により数値が負数かどうかを判断し、もし 負でない場合にはQ6の処理によりZOレジスタ のQ4で検索したBLの位置よりBL=0までの位置に1を数定する。もし負の場合には、Q7の処理によりいま検索したBLのBL+1のWOレジスタの位置に負号[一]の下位4ビットの値Bを設定 し、同じBLのZOレジスタの位置よりBL=0ま での位置に1を設定する。

Q 8 以降の処理は、数値表示とあわせて、現在 指定される四則キーのシンポルを表示する処理で

特開昭58-132849(34)

Q 1 によりリードイン状態でない場合囚にはQ<sub>11</sub> Q<sub>12</sub> の処理に移る。

Q11 Q12の処理は、第16図-1に示すような Eの場合のデータ形式をEの場合のデータ形式に 変換する処理を行なっている。Eの場合のデータ 形式に変換されれば、あとは、前述のEの場合の

くその他〉

第8図に示す処理は、演算に関する処理ルーチンである。

くり~9.〉は、数値のリードイン処理で、R3 以降は、小数点入力処理であり、R3で小数点が 指定されたことを示すDF/Fをセットし、以降 の置数が小数点以下の数値であることを示す。リードインは、X0レジスタを左シフトし、X1(BL=4)の位置に数値に相当するコード(4ビット)を入力する方法で行なわれ、X8まで入力された かあるいは、Xp(小数点位置)が7(X8の位置)になるまで行なわれる。R2は、小数点が押された後の置数時の処理でX左シフトと共に小数点位置も左へ移動(+1)する処理を行なっている。

く+一×+>及びく=>は、渡輝の為の制御を行なう処理ルーチンである。 R 1 の処理は、四則キーが押された時点で、現在押されたキーが何であるかを 4 ビットコードで、F u なる内部メモリェリアに転送しておくものである。

処理と全く同じになる。

Q11 の処理は XO(1以下の数値(第16図-4 銀照)の場合[(!)の場合]、それを(2)の形式に変換する処理であり、仮数部分をシフトしながら、指数部 wを 1 ずつ加算してゆき、 w レジスタが 0 となるまでくりかえす。

次の $X_D-w_1\rightarrow X_D'$ は、現在のWOレジスタにおいてwレジスタの重みを考慮して、仮数部上のどの位置が小数点の位置となるかを求めておりその値を $X_D'$ に転送する処理である。 $Q_{12}$ の処理は $Q_{11}$ において変換された形式のデータを、単に右寄せする為の処理であり、WO(4)がりでかつ、 $X_D\neq 0$ の時(小数点の位置が右端ではない場合)のみ、Wレジスタを右シフトし、 $X_D'$ ー $1\rightarrow X_D'$ を行なう処理をくりかえす。以上の処理で第16図ー1の形式をEの形式に変換出来た。

Q13の処理は、Q2の処理とほぼ同じものであり第16図ー2の(i)の形式を(2)及び(3)の形式に変換する処理である。この処理以降は、前配Eの場合のQ3以降の処理と全く同じ処理を行なえばよ

くData的処理〉なる処理は、第16図一1に示すような、リードイン状態で入力されているXOレジスタのデータを、Eに示すような形式、すなわち、Xp=7に固定(仮数部のデータは1≦ X<10の範囲)し、データは、頭づめ(X8の位置にデータの先頭をあわせる)し、データの重みはXレジスタ部分に設定する形式に変換する処理である。

く0~9.>処理においては、データが入力されたということで、B F/F 及びE F/F をセットしてリードイン状態を記憶している。

く+一×+〉の処理では四則キーが押された状態を記憶する為、A F/F をセットしており、同時にデータの入力状態ではなくなった為にB F/Fをリセットしている。

く=〉キーでは、演算を全て処理し終えた為、 B、Aともリセットしている。

次に本発明実施例の変形実施例を説明する。この変形実施例は、第8図に示す変形ー1の部分を第88図に示す内容と置換し、第4図に示す変形ー2の部分を第89図に示す内容と置換し、第4

特開昭58-132849(35)

図に示す変形 — 8 の部分を第40 図に示す内容と 歴典し、第4図において変形 — 4 で示した[NOP KEY INPUT ]の処理を実行せず同図において 逆三角形記号と共に変形 — 4 と示したところへ移 行し、第4図において変形 — 5 で示した[りセット] トH)を実行しないことにより実施することができる。

この変形実施例が前述の実施例と相違する点は次の通りである。

① ワードメモリにキャラクタを入力中の表示において最右桁にカーソル表示を行ない、次に入力されるキャラクタの位置を示す。ただし、容量がいっぱいになった時には、カーソル表示を行なわない。

② シフトキーは、一度指定されると、再度操作されるまで、シフト状態を保持する。この時、シフト状態にあることを示す為に、カーソル表示を桁の上に設定する(第17図参照)。

上記①の処理の為、前述の実施例ではワードメ モリアドレスカウンタをアップした後にそのアド

いる。

以上の処理にともないDEL(削除処理)が異なる為、変形ー2の部分の処理が第89図に示すものとなる。イニシャル状態のでない場合で容量OVER状態でない時は、アドレスのダウンを行いその位置 Ku Kl の8ピットを入力する。いま、OVER状態であれば、この時、前回の入力時、アドレスのアップが行われていない為、アドレスのダウンを行わず、Oコードをワードメモリに入力する。

上記②の処理の為、変形 — 5 においてシフト状態をリセットする処理を削除し、シフト状態の反転処理はO17 でのみ行なうものとする。これに伴い、シフト動作のたびにカーソルの表示を変更する必要がある為、変形 — 4 の処理移行先を第 4 図に示す位置に移している(カーソル表示を行わない場合はNOP KEY INPUT へ移る)。

## (本発明の効果)

以上、觧細に説明した本発明の構成及び作用に

レスにキャラクタを入力していた。つまり、入力後、アドレスは現在入力されたキャラクタの位置を示していたが、変形ー1の処理では容量がいっぱいである場合を除いてまず現在のアドレスにキャラクタを入力し、その後アドレスをアップさせておく。この時のアドレスは、次に入力されるキャラクタを入力するメモリアドレスがすでに指定されている。nii により容量がいっぱいであるかどうかを判断し、NOの時はmi2でキャラクタをワードメモリに貯蔵する。その後、nii の処理でアドレスのアップ操作を行うが、この時、容量がいっぱいの時はカウンタのアップは行わず、OVERF/Fのセットを行う。

カーソル表示を行なう処理は変形ー8の処理を 追加することにより行なう。セット状態(F状態) でかつOVBR F/Fがリセットされている場合に WO及び20レジスタのBL=0の位置にカーソル のキャラクタコードを入力する。この時、シフト キーが押された状態かどうかによって、カーソル のキャラクタコードが異なる為、O18で処理して

落いて、次に例示するような電子機器を得ること ができる。

第21図は本発明による文字表示の経過をがシャカので、 0.4~0.5 秒毎に I 桁づつ表示内容が H T で かく。 t10 の時 I 桁目に表示される "H" は 文字記憶されている文字で記憶されている文字で記憶されている文字で記憶される で 文字で記憶される 文字で記憶した の で 表 文字 "H" と が 連続しないに 挿 で の 文字 "Y" と 先顧文字 "H" と が 連続しないに 挿 で の 文字 "Y" と 先顧文字 "H" と が 連続しないに 挿 で の で あ る。 尚 こ の 例は 総 て アルファ で る っ た が 数字及び 小 数 点 も 共 に 記憶 上 の は の あった が 数字及び 小 数 点 も 共 に 記憶 上 の と の は 区 に おいて (一) と 印書した も の は 区 面 と が で きる。

第22図は計算機として使用した場合のキー操作とそれに伴う表示の例である。S3で図を押圧すれば、被流算数と共に複算配号も表示される。 また演算キーの訂正も容易に確認できる。 S 5 で演算数を置数すれば、被演算数的は消え 演算数が表示される。また演算記号の表示位置も 最上位桁に移される。

このように演算記号と数値の位置関係により、 表示されている数値が演算数なのか被演算数なの か明確に区別することができる。

第23図は表示部の実施例を示す。図は文字記憶の状態表示を行うものでSETモード(文字記憶設定モード)の時点減、通常モードで文字記憶部に何か文字が記憶されている場合点灯し、通常モードで文字記憶部に何も文字が記憶されていない場合消灯する。なお、園はメモリ、⑤はストレージメモリの表示である。

第20図は本発明実施例の外観正面図であり、(1)は表示部、(2)はキー入力部を示す。各キーのキーシンボルの下段は通常モードのキーを表し、上段はSETモードのキーを表す。SETモードでSHIFTキーを押圧することによって上段の左、上段の右とを切換えることができる。またSETキーの押圧によりSBTモードと通常モードを切

字記号の未尾と先頭に特殊記号(スペースも含む) を挿入することができる。

- (4) 紀憶している文字記号の数が表示部の表示桁数以上である場合はランニング表示する必要があるが、表示桁板未満であれば、スタティック(静止)表示する方が読み取り易く、本発明ではいずれをも選択使用することができる。
- (6) 本免明はマイクロプロセッサーにより制御するものであるため、文字配号の記憶表示と計算は 同種のインストラクションを使用することができ、 二つの機能を共に持つ装置を構成することができ る。またキー人力部、表示部も大半は共用するこ とができる。
- (6) 記憶されている文字記号の表示は必要に応じてランニング表示することができ、一方、計算機として使用する場合は、桁の説み誤りを防止するため、スタティック(静止)表示することができる。
- (7) 文字記号記憶部に何か記憶されているか或は 何も記憶されていないかを操作者に指示すること

換えることができる。

第18図、第19図はモードに応じてキーシートを交換する場合のキーシンボルを示すものであり、第18図は通常モード、第19図はSETモードを示す。

第24図は本発明実施例の外観斜視図を示すもので、(2)のキーは第18図(3)のキーシートは第19図に対応する。

本発明の効果を列挙すると次の通りである。

- (i) 表示桁数以上の文字記号を記憶、表示することができるため、メモ代りとしてメッセージ等を 入力することができる。
- (2) 計算機として使用する場合、演算記号も表示 すれば便利であるが本発明によれば特に表示部に 演算記号のセグメントを設けず、数値表示用の桁 で表示を行うため、より数式に近い表示を行うこ とができる。
- (3) 記憶した文字記号を繰返し表示する場合、その文字記号の末尾と先顕を続けて表示すれば読み 摂る危険性がある。本発明では、記憶している文

により、誤って記憶内容を消したりすることもなく、また、第三者に対する伝言を入力しておけば 第三者はその指示を見て、配憶内容を呼び出せば 伝言を知ることができる。本発明実施例ではEDセ グメントの点灯により配憶部に文字記号が何か記 憶されていることを示す。

- (8) 計算機として使用する場合、第2項の演算記号は被演算数の右側に演算数の左側に表示することにより、より数式表示に近づけることができ、 計算操作が容易となる。
- (s) 文字配号の書込み状態であるか否かの区別は 表示で行うことが望ましいが、第7項のセグメン トを共用することができる。実施例では閏セグメ ントの点談により、文字記号の書込み状態を表し ている。
- (10) 或るメッセージが表示されている状態ですぐ に計算を始めることができるため、例えばメッセ ージ中の数字を使って計算をする場合など便利で セス
- (川) 従来、文字記号等を記憶するものは、アルフ

特開昭58-132849(37)

ァベットと数字を区別し、別々のデータとして記憶させるものであった。(これはTEL NOと名前、金額と項目等を対として記憶しておくためのものであった。)本発明はアルファベット(A~Z)と数字(0~9,.)を区別することなく両者とも単なるキャラクタとして記憶させるため、同時に入力することができる。例えば「〇〇〇番まで電話して下さい」といった伝言を入力することもできる。


02 記憶している文字記号等を表示する場合は通常状態で呼出しキー(CALLキー)を押せばよいが、本発明では電源ON時にも自動的に記憶内容を順次表示するため、誰かに伝言を伝える場合、伝言を受ける者は電源をONするだけでよく、メッセージを入力し送り物とすることもできる。


## 4. 図面の簡単な説明


第1凶乃至第8図はいずれも本発明実施例の作用を説明するフローチャートである。第9図は本発明実施例の全体構成図である。第10図は本発明実施例の表示ユニット制御部内のRAMのフォ


代理人 弁理士 福 士 愛 彦(他2名)


ーマットを示す図、第11図及び第12図は本発 明実施例のキー入力時の作用説明図、第13図乃 至第17図は本発明実施例の表示の作用説明図で ある。第18図及び第19図は本発明実施例のモ ードに応じて交換されるキー配列を示す図である。 第20図は本発明実施例の外観正面図である。第 2 ! 図は本発明実施例による連続的にシフトする 表示態様を説明する図、第22図は本発明実施例 を計算機として使用したときのキー操作と表示態 様を例示する図、第23図は本発明実施例の表示 部を示す図、第24図は本発明実施例の外観斜視 図である。第25-A図と第25-B図は、本来 1枚の図面を2枚に分割して作成したもので、第 9 図に示す本発明実施例のCPUの具体的回路機・ 成を示す回路図である。第26図乃至第35図は 本発明による基本的情報処理の説明図である。第 36図はキー入力処理の手順を示すプログラムチ ャードである。第87図は第86図のチャートを 説明するためのキー入力回路図である。第88図 は第8図の変形-1の部分の変形を示すフローチ
















第7図





































第40図



第42図

特開昭58-132849 (48)



~ X	0000	0001
0000		0
0001	EL	,
0010	OFF	
0011	SET	
0100	OKI	•
0101	C E	3
0110	CM	•
0111	RM	7
1000	# -	•
1001	#+	•
1010	ļ	•
1011	-	
1100	*	*
1101	STR	_
1110	come	×
1111	\$	+

第44図

	0000	2001	00.0		0100			1
	_		30 70	0011	aroo	Oro I	0110	0111
0000	SMICE	0	SPACE		<u> </u>	L		
0001		1	Li	•		8	ar. 8	00.1
0010	L	2	1	-	DR. D	\$	080	08.8
0011		3	4-10-79	•		Ds		-
0100		•	4	1	OR B		00.7	on s
0101			AF.	5	Erons			-
0110			0	K				
0111		7						
1000			8					00.0
1001		•	r	0				
1010		•	_# 7					
1011		-49	6	◀				
1100	I	+	v	0				
1101		-	,	*				
1110		7	2	4				
,,,,		+	U	-				

第45図

(D) NOP HEY IMPO

(C)

第46図